一种半导体器件及其制造方法技术

一种半导体器件及其制造方法，所述方法在栅极替代工艺(Replacement?gate或Gate?last)制备CMOS晶体管过程中，利用快速退火将超薄的原子单层结构的高k介质材料形成含有衬底成分的更高元的高k界面层，并在其上形成更高介电常数的高k栅介质层及金属栅极层，这种结构的器件，一方面，有效减小了器件的EOT，另一方面，优化了的高k界面层有效阻挡在高温处理情况下来自其上层的高k栅介质层中的原子的扩散，从而避免了界面层生长和载流子迁移率的退化，还进一步改善了介电常数高的高k栅介质层直接和衬底接触产生的高的界面态和界面粗糙的问题，从而有效提高了器件的整体性能。

【技术实现步骤摘要】

本专利技术涉及，具体来说，涉及一种基于栅极替代工 艺的界面优化的高k栅介质/金属栅器件及其制造方法。
技术介绍
随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密 度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。22纳 米及以下工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主 要半导体公司和研究组织竞相研发的课题之一。以“高k栅介质/金属栅”技术为核心的 CMOS器件栅工程研究是22纳米及以下技术中最有代表性的核心工艺，与之相关的材料、工 艺及结构研究已在广泛的进行中。目前，针对高k栅介质/金属栅技术的研究可大概分为 两个方向，即前栅工艺和栅极替代工艺，前栅工艺的栅极的形成在源、漏极生成之前，栅极 替代工艺的栅极的形成则在源、漏极生成之后，此工艺中栅极不需要承受很高的退火温度。对于具有高k/金属栅结构的MOS器件，高k栅介质薄膜的质量和与之相关的界 面特性直接影响到器件的电学特性，尤其是器件的等效氧化层厚度(Equivalent Oxide Thickness/EOT)和沟道载流子迁移率。目前对于有关EOT减小的本文档来自技高网...

【技术保护点】
１．一种制造半导体器件的方法，所述方法包括：Ａ．提供具有第一区域和第二区域的半导体衬底，其中所述第一区域与所述第二区域由隔离区相互隔离；Ｂ．在所述半导体衬底上分别形成属于第一区域和第二区域的假栅氧化物层、假栅及其侧墙，以及在所述半导体衬底中分别形成属于第一区域和第二区域的源极区和漏极区，并覆盖所述第一和第二区域的源极区、漏极区以及第一区域和第二区域的隔离区形成内层介电层；Ｃ．去除所述第一区域和第二区域的假栅和假栅氧化物层，以形成第一开口和第二开口；Ｄ．所述第一开口和第二开口中形成含有衬底成分的属于第一区域的第一高ｋ界面层和属于第二区域的第二高ｋ界面层；Ｅ．在第一高ｋ界面层上形成第一高ｋ栅介质层...

【技术特征摘要】

【专利技术属性】
技术研发人员：王文武，韩锴，陈世杰，王晓磊，陈大鹏，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11