复合介电层及其制作方法技术

一种复合介电层及其制作方法，所述的复合介电层包括，氮掺杂的碳化硅层，碳掺杂的氧化硅层以及位于氮掺杂的碳化硅层和碳掺杂的氧化硅层之间的连接层。所述复合介电层及其制作方法提高了氮掺杂的碳化硅层和碳掺杂的氧化硅层之间粘附力。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种。
技术介绍
在集成电路工艺中，有着热稳定性、抗湿性的氧化硅一直是金属互连线路间使用 的主要绝缘材料，金属铝或者铜则是芯片中电路互连导线的主要材料。然而，相对于元件的 微型化及集成度的增加，电路中导体连线数目不断的增多，使得导体连线架构中的电阻(R) 及电容(C)所产生的寄生效应，造成了严重的传输延迟(RC Delay)及串音(Cross Talk), 在130纳米及更先进的技术中成为电路中讯号传输速度受限的主要因素。然而，由于工艺 上和导线电阻的限制，使得我们无法考虑通过几何上的改变来降低寄生电容值。因此，为了降低集成电路的寄生电容，只能通过使用低介电常数(low k)的材料 来形成层间介电层(ILD)及内金属介电层(IMD)。所述的低介电常数材料包括氟硅玻璃 (FSG)、碳掺杂的氧化硅(Black Diamond)、以及氮掺杂的碳化硅(BLOK)等。近年来，随着集成电路集成度的进一步增加，电路互连导线越来越密集，因此，其 深宽比也进一步增加，因此，开始采用低介电常数的复合介质层作为层间介电层或者内金 属介电层。所述的低介电常数的复合介质层例如由碳掺杂的氧化硅(Black Diamond)和氮 掺杂的碳化硅(BLOK)组成，然而，直接在氮掺杂的碳化硅层上沉积碳掺杂的氧化硅层时， 两层之间的粘附力(adhesion)不是很强，影响形成的复合介质层的性能，从而影响半导体 器件的稳定性和可靠性。参考附图7所示，现有技术对应的数据为直接在氮掺杂的碳化硅 层上沉积碳掺杂的氧化硅层后测试得到的氮掺杂的碳化硅层和碳掺杂的氧化硅层之间的 粘附力。从图中可以看出，其界面能量只有3J/m2左右。
技术实现思路
本专利技术解决的问题是直接在氮掺杂的碳化硅层上沉积碳掺杂的氧化硅层时，两层 之间的粘附力不强的缺陷。本专利技术提供了一种复合介电层，包括，氮掺杂的碳化硅层，碳掺杂的氧化硅层以及 位于氮掺杂的碳化硅层和碳掺杂的氧化硅层之间的连接层(Initiation Layer) 0本专利技术还提供了所述的复合介电层的制作方法，包括在基底上沉积氮掺杂的碳化硅层；在氮掺杂的碳化硅层上沉积连接层；在连接层上沉积碳掺杂的氧化硅层。本专利技术还提供了另一种复合介电层的制作方法，包括在基底上沉积碳掺杂的氧化硅层；在碳掺杂的氧化硅层上沉积连接层；在连接层上沉积氮掺杂的碳化硅层。所述提高了氮掺杂的碳化硅层和碳掺杂的氧化硅层之间粘附力。 附图说明图1为实施例1所述的复合介电层的结构示意图；图2为实施例2所述的复合介电层的制作方法的工艺流程图；图3至图5为实施例2所述的复合介电层的制作方法各步骤的结构示意图；图6为对实施例2形成的复合介电层的氮掺杂的碳化硅层和碳掺杂的氧化硅层之 间的粘附力进行测试的示意图；图7为对实施例2以及现有技术形成的氮掺杂的碳化硅层和碳掺杂的氧化硅层之 间的粘附力的数据比较图。具体实施例方式k值低于3. 0的介质薄膜被半导体制造业称为低k介质薄膜，k值是材料的介电常 数的度量。介质薄膜用于使金属导体绝缘，并且低k介质薄膜能够减少RC延迟，从而增加 讯号传输速度，随着集成电路集成度的进一步提高，多层介质薄膜组成的复合介电层成为 半导体制造领域的研究热点，而多层介质薄膜之间的粘附力成为提高复合介电层性能的关 键，因此，本实施例提供一种，以提高组成复合介电层的多个介质 薄膜之间的粘附力。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况 下做类似推广，因此本专利技术不受下面公开的具体实施的限制。实施例1本实施例提供了一种复合介电层，参考附图1所示，包括，氮掺杂的碳化硅层110， 碳掺杂的氧化硅层130以及位于氮掺杂的碳化硅层和碳掺杂的氧化硅层之间的连接层 120 (Initiation Layer)。其中，所述的连接层的厚度为150至200埃。所述的连接层120的材料例如为氧 化硅或氧化硅与碳掺杂的氧化硅混合物，其制作方法例如为化学气相沉积法。以氧化硅与碳掺杂的氧化硅混合物的制作方法为例在进行化学气相沉积反应 的反应腔中通入流量范围为100 500SCCm的八甲基环化四硅氧烷(0MCTQ或者碳氢化 合物(BCHD)；流量范围为100 300SCCm的02或者甲基二乙氧基硅烷(DE0S，分子式为 C5H14O2Si)，以及流量范围为500-5000sccm的He。其中，反应腔的低压范围为5 IOtorr, 温度范围为250 450°C，反应腔室的反应间距为800毫米至1800毫米，反应功率为400瓦 至800瓦。所述氮掺杂的碳化硅层110的厚度范围为200埃-1000埃。所述碳掺杂的 氧化硅(Black Diamond)层130优选地为八甲基环化四硅氧烷(OMCTS)，其分子式为 [SiO(CH3)2J4O 厚度范围为 1500-6600 埃。所述的复合介电层，通过连接层的作用，加大了各层之间的粘附力。本实施例所述的复合介电层的结构还可以是碳掺杂的氧化硅/连接层/氮掺杂的 碳化硅/连接层/碳掺杂的氧化硅/连接层/氮掺杂的碳化硅……依次排列的复合结构。还可以是氮掺杂的碳化硅/连接层/碳掺杂的氧化硅/连接层/氮掺杂的碳化硅 /连接层/碳掺杂的氧化硅……依次排列的复合结构。实施例2本实施例提供了所述的复合介电层的制作方法，参考附图2所示的工艺流程图， 包括步骤S100，在基底上沉积氮掺杂的碳化硅层；步骤S110，在氮掺杂的碳化硅层上沉积 连接层；步骤S120，在连接层上沉积碳掺杂的氧化硅层。下面结合附图3至附图5对所述的复合介电层的制作方法的工艺流程做更加详细 的说明。参考附图3，执行步骤S100，首先提供基底100，在基底100上沉积氮掺杂的碳化硅 层 110 ；所述基底100可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级 基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的 一部分)、图案化或未被图案化的基片。通常，所述基底100表面形成有用于互连的金属层。 所述金属层材料例如为铝或者铜等。所述氮掺杂的碳化硅层110中Si元素质量百分比为50%至60%，C元素质量百 分比为10%至20%，N元素质量百分比为25%至30%。所述氮掺杂的碳化硅层110的厚 度范围为200埃-1000埃。所述氮掺杂的碳化硅层110的形成工艺例如为介质化学气相沉积工艺，生成所述 氮掺杂的碳化硅层110的反应气体包括四甲基硅烷、氨气和氮气，形成方法例如是采用四 甲基硅烷与氨气反应，并通入氮气作为辅助气体，反应式如下所示四甲基硅烷+NH3~^~> CzSixNy在上述的氮掺杂的碳化硅层110的形成过程中，由于N2能够抑制Si-H悬挂键的 形成，使得反应形成比较稳定的Si-N键，从而使得氮掺杂的碳化硅层110的稳定性提高。所述氮掺杂的碳化硅层110的具体工艺参数包括反应温度为300摄氏度至400 摄氏度，反应腔室压力为4托至6托，反应腔室的反应间距为500毫米至800毫米，反应功 率为600瓦至650瓦，四甲基硅烷流量为每分钟200标准立方厘米至每分钟400标准立方 厘米，氨气的流本文档来自技高网...

【技术保护点】
１．一种复合介电层，其特征在于，包括：氮掺杂的碳化硅层，碳掺杂的氧化硅层以及位于氮掺杂的碳化硅层和碳掺杂的氧化硅层之间的连接层。

【技术特征摘要】

【专利技术属性】
技术研发人员：张彬，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31