一种传输芯片的测试方法及测试控制方法技术

本发明专利技术公开了一种传输芯片的测试方法，包括：由可编程设备产生根据测试用例构造发送给待测芯片的测试数据；所述可编程设备根据待测芯片对所述测试数据处理并返回的结果给出测试报告。本发明专利技术还公开了一种传输芯片的测试控制方法。本发明专利技术可以在不依赖仪表的条件下，由可编程设备根据测试用例构造测试数据，测试结果回传到可编程设备，由其判断结果的正确性，从而实现对芯片的通用测试；本发明专利技术对测试过程的控制使得测试执行得以全面自动化，提高了测试效率，降低了测试成本。

【技术实现步骤摘要】

本专利技术涉及测试技术，尤其涉及。
技术介绍
验证和测试在芯片开发中发挥了重要作用，并已经成为开发流程中必不可少的环 节。当前，芯片的设计、测试和制造等方面的困难与问题正在逐步增加，有些还变得日益尖 锐。随着当前芯片性能及复杂程度的不断提高，各种之前不曾出现的缺陷对传统测试方法 提出了新的挑战，制造商需要制定新的测试策略；同时由于集成电路器件平均价格的持续 降低，利润率也在不断下降，制造商们必须充分考虑测试成本与经济性。现有技术中，测试信号由具体的设备、仪表产生，结果的验证也往往依赖于仪表， 或仅仅是通过可编程器件转换为测试芯片所需要的信号，这种测试装置通用性较低，一种 测试装置对应一种仪表，仅能测试一种芯片，这样就造成测试成本加大，测试的灵活性较 差。
技术实现思路
本专利技术要解决的主要技术问题是，提供一种通用的传输芯片的测试方法；本专利技术还要解决的技术问题是，提供一种自动化的测试控制方法。为解决上述技术问题，本专利技术提供一种传输芯片的测试方法，包括由可编程设备 产生根据测试用例构造发送给待测芯片的测试数据；所述可编程设备根据待测芯片对所述 测试数据处理并返回的结果给出测试报告。其中所述测试用例包括可编程设备的配置项、待测芯片的工作配置参数、待测芯 片的测试功能项、所述待测芯片的测试功能项对应的输出预期值。其中所述可编程设备包括FPGA，所述方法还包括FPGA接收测试数据并根据测试 用例对所述测试数据进行转化。其中所述可编程设备还包括处理器，所述由可编程设备产生根据测试用例构造发 送给待测芯片的测试数据包括所述处理器根据测试用例中的可编程设备的配置项配置所 述FPGA ；配置后的FPGA根据所述测试用例中的待测芯片的工作配置参数、测试功能项构造 所述测试数据。其中所述可编程设备根据待测芯片对所述测试数据处理并返回的结果给出测试 报告包括所述FPGA将返回的结果与所述测试用例中的待测芯片的输出预期值进行比较。还包括测试待测芯片时钟拉偏性能的过程。其中所述测试待测芯片时钟拉偏性能的过程包括给待测芯片输入拉偏的时钟信 号，通过所述可编程设备测试待测芯片业务运行是否正常，如果正常，则继续加大时钟信号 的频偏，直到待测芯片业务运行不正常为止。还包括精确测试待测芯片的电压工作范围和功耗的过程。其中所述精确测试待测芯片的电压工作范围和功耗的过程包括向待测芯片提供所需的电压，所述可编程设备根据所述电压对应的测试到的电流，获得所述待测芯片的功^^ ο还包括测试待测芯片与处理器接口能力的过程。其中所述测试待测芯片与处理器接口能力的过程包括所述处理器的控制接口通 过所述FPGA与待测芯片对接，所述FPGA根据待测试芯片的接口时序，对处理器的接口时序 进行构造/转化，所述处理器对待测芯片的寄存器完成反复读写，验证待测芯片与所述处 理器接口的时序是否正常。为解决上述技术问题，本专利技术还进一步提供一种传输芯片的测试控制方法，其根 据测试用例采用上述传输芯片测试方法自动完成测试，包括读取测试用例，所述测试用例包括可编程设备的配置项、待测试芯片的工作配置 参数、测试功能项；根据测试用例中的可编程设备的配置项配置所述可编程设备；下发待测试芯片的工作配置参数、测试功能项；根据获得测试芯片的工作配置参数对待测芯片进行配置；根据测试功能项启动测试；生成测试用例测试报告。所述根据测试功能项启动测试包括控制所述可编程设备构造测试数据流；通过 芯片告警中断、误码监测来监测芯片的状态；统计处理所述监测状态。本专利技术的有益效果是(1)本专利技术可以在不依赖仪表的条件下，由可编程设备根据测试用例构造测试数 据，测试结果回传到可编程设备，由其判断结果的正确性，从而实现对芯片的通用测试。(2)本专利技术采用FPGA，可进一步提高测试的灵活性。(3)本专利技术通过对芯片电压工作范围、功耗、时钟的偏移的测试，实现了对芯片性 能的测试，从而提高了测试的全面性。(4)本专利技术对测试过程的控制使得测试执行得以全面自动化，提高了测试效率，降 低了测试成本。(5)本专利技术易于实施，扩展方便。 附图说明图1为根据本专利技术测试装置一个实施例的测试装置结构示意图；图2为根据本专利技术测试装置另一个实施例的测试装置结构示意图；图3为根据本专利技术测试装置又一个实施例的测试装置结构示意图；图4为根据本专利技术测试装置再一个实施例的测试装置结构示意图；图5为根据本专利技术测试方法一个实施例的性能测试的流程图；图6为根据本专利技术测试装置又再一个实施例的测试装置结构示意图；图7为根据本专利技术测试方法另一个实施例的功能测试的流程图；图8为根据本专利技术测试控制方法的一个实施例的流程图；图9为根据本专利技术测试控制装置的一个实施例的结构示意图；图10为根据本专利技术测试控制方法的另一个实施例的流程图。具体实施例方式下面通过具体实施方式结合附图对本专利技术作进一步详细说明。一种传输芯片的测试装置，包括可编程设备，用于产生根据测试用例构造发送给 待测芯片的测试数据，根据待测芯片对所述测试数据处理并返回的结果给出测试报告。其中所述测试用例包括可编程设备的配置项、待测试芯片的工作配置参数、测试 功能项、所述待测试芯片测试功能项对应的输出预期值。其中所述可编程设备包括FPGA，所述FPGA用于接收测试数据并根据测试用例对 所述测试数据进行转化。其中所述可编程设备还包括处理器，用于根据所述测试用例中的可编程设备的配 置项配置所述FPGA ；所述FPGA还用于接收所述处理器的配置并根据所述测试用例中的待 测芯片的工作配置参数、测试功能项构造所述测试数据。还包括与待测芯片连接的拉偏时钟信号单元，用于给待测芯片输入拉偏的时钟信 号，所述装置还用于通过所述可编程设备测试待测芯片业务运行是否正常，如果正常，则继 续加大时钟信号的频偏，直到待测芯片业务运行不正常为止。还包括与所述待测芯片连接的可调压电源模块，用于向待测芯片提供所需的电 压，所述可编程设备还用于根据所述电压对应的测试到的电流，获得所述待测芯片的功耗。所述处理器的控制接口通过所述FPGA与待测芯片对接，所述FPGA还用于根据待 测试芯片的接口时序，对处理器的接口时序进行构造/转化，所述处理器还用于对待测芯 片的寄存器完成反复读写，验证待测芯片与所述处理器接口的时序是否正常。一种传输芯片的测试控制装置，用于根据测试用例采用上述传输芯片测试装置自 动完成测试；用于读取测试用例，所述测试用例包括可编程设备的配置项、待测试芯片的工作配置 参数、测试功能项、所述待测试芯片测试功能项对应的输出预期值；根据测试用例中的可编程设备的配置项配置所述可编程设备；下发待测试芯片的工作配置参数、测试功能项；根据获得测试芯片的工作配置参数对待测芯片进行配置；根据测试功能项启动测试；生成测试用例测试报告。本专利技术将改进传统的验证测试流程作为突破口，通过设计一种全方位测试传输芯 片的方法，制定一个完备、详尽的测试方案，设计有效的测试用例，使其成为传输类芯片的 通用测试环境平台，用测试环境平台的通用性来保证传输类芯片在各种应用环境下的自动 化验证和测试。本专利技术传输芯片的测试方法的一种具体实施方式，包括由可编程设备产生根据 测试用例构造发送给待测芯片的测试数据；可编程设备根据待测芯片对测试数据处理并返 回的结果给出测试报告。根据本专利技术测本文档来自技高网...

【技术保护点】
１．一种传输芯片的测试方法，其特征在于，包括：由可编程设备产生根据测试用例构造发送给待测芯片的测试数据；所述可编程设备根据待测芯片对所述测试数据处理并返回的结果给出测试报告。

【技术特征摘要】

【专利技术属性】
技术研发人员：张爱萍，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94