具有导线架的集成电路封装系统及其制造方法技术方案

一种集成电路封装系统的制造方法包括：形成晶垫，其具有与向外延伸的平坦表面相交成约135度加25度或减5度的角度的缩入平坦表面；在该晶垫上方安装集成电路；以及在该集成电路上方以及该延伸部下方形成无空洞的密封体。

【技术实现步骤摘要】

本专利技术涉及集成电路封装系统，尤其涉及具有导线架的集成电路封装系统。
技术介绍
集成电路使用于许多携带型电子产品中(如手机、携带型电脑、答录机等)以及使用于许多较大型电子系统中(如汽车、飞机、工业控制系统等)。综观来说，几乎所有的应用都不断要求缩小设备尺寸并提高设备性能。而已经相当普遍的携带型电子产品对于上述性能的要求尤为强烈。随着电子设备不断变小变薄，用于集成电路芯片保护和互连的封装件，尤其是电源集成电路的封装件，也具有相同的趋势。设计和制造半导体设备的目标是使设备更小、更复杂、密度更高，并使其包括额外的特征。一种改进半导体设备的特征和密度的方法是缩小半导体设备的制造过程中光刻程序步骤的线尺寸。举例而言，半导体设备中电路的线宽度每缩小一半，同样尺寸设备的芯片密度即增加四倍。遗憾的是，由于物理限制以及缩小半导体设备尺寸的成本因素，简单地通过改进光刻技术所能够增加的密度非常有限。因此，业界在增加半导体设备密度方面作了许多尝试。其中一种替代方法是堆叠多个半导体设备。因此，仍然需要一种集成电路封装系统，以在不牺牲可靠性、良率和大批量半导体程序的情况下增加密度。鉴于对于增加集成电路密度的需求不断增加，尤其是携带型电子产品，解决上述问题变得极为关键。鉴于日益加剧的商业竞争压力以及不断增长的消费者预期和市场上产品差异化的日渐缩小，解决上述问题变得更为关键。此外，对于降低成本、 提高效率和性能、以及面对竞争压力的需求更进一步增加了解决上述问题的关键性与必要性。长期以来人们一直在试图解决上述问题，但现有发展均未能给出任何教导或启示，因此，上述问题一直持续困扰着熟悉相关领域的人士。
技术实现思路
本专利技术提供一种集成电路封装系统的制造方法，包含形成晶垫(paddle)，其具有与向外延伸的平坦表面相交成约135度加25度或减5度的角度的缩入平坦表面；在该晶垫上方安装集成电路；以及在该集成电路上方以及该延伸部下方形成无空洞(void free) 的密封体(encapsulation)。本专利技术还提供一种集成电路封装系统，包括晶垫，其具有与向外延伸的平坦表面相交成约135度加25度或减5度的角度的缩入平坦表面；位在该晶垫上方的集成电路；以及位在该集成电路上方以及该延伸部下方的无空洞的密封体。本专利技术的某些实施例具有除了上述步骤或元件或元件以外的其他步骤或元件，或者替代上述步骤或元件的其他步骤或元件。本领域的技术人员藉由参照附图而阅读下列详细说明，将清楚了解所述的步骤或元件。 附图说明图1显示本专利技术一实施例中的集成电路封装系统的顶视图。图2显示该集成电路封装系统沿图1的剖切线2-2的剖视图。图3显示部分晶垫的较详细视图。图4显示本专利技术另一实施例中该集成电路封装系统的制造方法的流程图。 具体实施例方式以下详细描述实施例以使本领域的技术人员能够制造和使用本专利技术。基于本专利技术所揭露的内容可使其他实施例显而易见，并且可对于系统、流程或机械进行变化而不背离本专利技术的范围。于以下的描述中给出诸多特定细节以利于充分理解本专利技术。不过，将了解到本专利技术可在不具有这些特定细节的情况下实施。为避免模糊本专利技术，对一些已知的电路、系统架构和流程步骤均不作详细揭露。显示系统实施例的附图均是半示意图，并且未按比例绘制。更详细地说，为清楚起见，图中对一些尺寸进行夸大比例显示。同样，尽管为描述方便，附图部分的视图通常都显示类似的定向，但图中的此类描述大多是随意的。一般而言，可在任意定向下执行本专利技术。为了清楚、简化和便于理解起见，对于所揭露具有一些共同特征的多个实施例，彼此类似的特征通常采用类似的参考标记。将实施例编号为第一实施例、第二实施例等仅是为了描述方便起见，并不具有其他意义或意图限制本专利技术。为了说明起见，本文中将术语“水平”定义为在不考虑定向的情况下，与集成电路的平面或表面平行的平面。术语“垂直”指与所定义的水平的方向垂直。如“上方”、“下方”、 “底部”、“顶部”、“侧面”(如同于“侧壁”中)、“高于”、“低于”、“上侧”、“在上方”、“在下方” 等术语都是相对于所述的水平所定义，如附图所示。本文中所用的术语“上面”指元件间直接接触。术语“直接在上面”指一个元件和另一元件间直接接触而没有干预元件。本文中所用的术语“主动侧”是指晶粒、模组、封装或电子结构中具有主动电路的一侧，或者是具有用于连接该晶粒、模组、封装或电子结构内的主动电路的元件的一侧。本文中所用的术语“处理(processing) ”包括形成所描述结构所需的材料或光阻材料的沉积、 图案化、曝光、显影、蚀刻、清洗和/或所述材料或光阻材料的移除等步骤。现在参照图1，显示本专利技术一实施例中的集成电路封装系统100的顶视图。举例而言，该集成电路封装系统100可应用于具有外露焊垫(pad)的四方扁平封装(Quad Flat Package ； QFP)。该集成电路封装系统100可包含位在密封体104(如包括封装胶体、环氧树脂成型材料(Epoxy Molding Compound ；EMC)或成型材料的覆盖物)周围的引线指102，其中该引线指102(如引线(lead)或终端(terminal)).举例而言，可利用尺寸约在1微米至75微米范围内的EMC填充物形成密封体104。现在参照图2，显示集成电路封装系统100沿图1的剖切线2-2的剖视图。该集成电路封装系统100可包括晶垫202，例如晶粒附接晶垫(die-attach paddle ；DAP)，晶粒附接垫或晶粒垫。该晶垫202可邻近该引线指102。该引线指102可围绕该晶垫202。该晶垫202 和该引线指102可为导线架(未图示)的一部分。黏着剂204(如膜、环氧树脂或导电胶)可贴附于晶垫202和集成电路206(如集成电路晶粒、打线集成电路或芯片)。该黏着剂204可将来自该集成电路206的热量传导至该晶垫202。该集成电路206可附接于晶垫202的上方。互连208，(如焊线(bond wire)、条带焊线(ribbon bond wire)或导线)可连接至该引线指102和该集成电路206。密封体104可形成于引线指102、晶垫202、黏着剂204、集成电路206以及互连208 的上方。密封体104可局部覆盖该引线指102和该晶垫202。引线指102的一部分可外露于密封体104的非水平面侧，以提供集成电路206和外部系统(未图示)间的连接。晶垫202可局部外露于密封体104。现在参照图3，显示部分晶垫202的较详细视图。该晶垫202可具有底部侧302以及与底部侧302相对的顶部侧304。底部侧302可大致平行于顶部侧304。该晶垫202可包括延伸自该底部侧302上方的顶部侧304的延伸部306。延伸部 306可水平延伸超出底部侧302。延伸部306可形成于晶垫202的周边。延伸部306可具有由缩入平坦表面308、向外延伸的平坦表面310和非缩入平坦表面312所形成的形状或结构。缩入平坦表面308可接续该底部侧302。向外延伸的平坦表面310可接续该缩入平坦表面308。非缩入平坦表面312可接续该向外延伸的平坦表面310，并位在该向外延伸的平坦表面310与该顶部侧304间。该向外延伸的平坦表面310位在该缩入平坦表面308与该非缩入平坦表面312 间。该缩入本文档来自技高网...

【技术保护点】
１．一种集成电路封装系统的制造方法，包括：形成晶垫，其具有与向外延伸的平坦表面相交成约１３５度加２５度或减５度的角度的缩入平坦表面；在该晶垫上方安装集成电路；以及在该集成电路上方以及该延伸部下方形成无空洞的密封体。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：沈国强，李在学，姚峰，
申请(专利权)人：星科金朋有限公司，星科金朋上海有限公司，
类型：发明
国别省市：SG