一种电荷泵电路和采用所述电荷泵电路的闪速存储器制造技术

一种电荷泵电路，其中，第一电荷泵单元、第二电荷泵单元和输出单元依次串联，第一电荷泵单元、第二电荷泵单元的输出端连接到输出单元，所述第一电荷泵单元、第二电荷泵单元由若干基本单元级联而成，所述基本单元至少包括开关单元和输出电容，两个串联的开关单元之间连接有输出电容，所述第一电荷泵单元的第一输出电容为PPS电容，所述第二电荷泵单元的第二输出电容为MOS电容；所述输出单元用于输出第一电荷泵单元输出的电压和第二电荷泵单元输出的电压。还提供一种采用所述电荷泵电路的闪速存储器。利用所述PPS电容作为第一电荷泵单元的输出电容，能大幅减小输出电容的面积，提高了芯片集成度，并提高了第一电荷泵单元的电流驱动能力。

【技术实现步骤摘要】

本专利技术涉及直流电压升压电路，特别涉及为直流电压升压的电荷泵电路和采用所述电荷泵电路的闪速存储器。
技术介绍
在集成电路系统中，往往有很多用于特定操作的电路需要使用高于电源电压的直流电压。比如在闪速存储器中，必须产生一个较高的电压来用于数据编程和擦除。闪速存储器包含有若干存储单元阵列，通常，每个存储单元为一个场效应晶体管(FET)，所述场效应晶体管包括一个位于隧道氧化层表面的浮置栅，浮置栅可积累电荷，所述电荷对应一位数据信息。存储器数据的编程和擦除是通过控制浮置栅中电荷的注入和释放来进行的。存储器数据的编程需要通过热电子注入的方式将沟道中的电荷通过隧道氧化层注入到浮置栅中，热电子注入需要较高的能量才能将电荷穿过栅氧化层；存储器数据的擦除利用隧道效应将浮置栅的电荷通过隧道氧化层拉回沟道，隧道效应需要更高的能量才能将电荷拉回沟道。用于存储器数据编程和擦除的电压通常比电源电压要高的多。在现有的闪速存储器中，数据编程所需的电压为7 8V(不同工艺采用不同的电压值)，数据擦除所需的电压为 11 12V(不同工艺采用不同的电压值)，而电源电压为1.5V。为此，在现有的闪速存储器电路中，需要采用电荷泵电路，将1. 5V的电源电压升压到7 8V的数据编程所需的电压或者将1. 5V的电源电压升压到11 12V的数据擦除所需的电压。所述电荷泵电路由若干基本单元级联而成，每个基本单位至少包括开关单元和输出电容，所述电荷泵电路利用输出电容积累电荷，以便将输入电压升压至较高的输出电压。由于MOS电容利用MOS管的制造工艺制成，能集成在现有的集成电路制造工艺中， 且MOS电容的击穿电压能达到25V，远高于数据擦除所需的最高12V的电压，因此目前在闪速存储器的电荷泵电路中使用的电容大多为MOS电容。但是MOS电容所占芯片的面积较大， 不利于提高芯片集成度，且用MOS电容作输出电容的电荷泵的电流驱动能力不高。
技术实现思路
本专利技术解决的问题是提供一种电荷泵电路和采用所述电荷泵电路的闪速存储器， 解决现有的电荷泵电路中的输出电容所占芯片面积较大，不利于提高集成度，且电荷泵的电流驱动能力不高的问题。为解决上述问题，本专利技术技术方案提供了一种电荷泵电路，其中，第一电荷泵单元、第二电荷泵单元和输出单元依次串联，所述第一电荷泵单元、第二电荷泵单元的输出端连接到输出单元，其特征在于，所述第一电荷泵单元由若干第一基本单元级联而成，所述第一基本单元至少包括第一开关单元和第一输出电容，两个串联的第一开关单元之间连接有第一输出电容，所述第一输出电容为PPS电容；所述第二电荷泵单元由若干第二基本单元级联而成，所述第二基本单元至少包括第二开关单元和第二输出电容，两个串联的第二开关单元之间连接有第二输出电容，所述第二输出电容为MOS电容；所述输出单元用于输出第一电荷泵单元输出的电压和第二电荷泵单元输出的电压。可选的，所述PPS电容的结构包括位于半导体衬底表面的第一介质层和第一导电插塞，所述第一导电插塞与第一介质层隔离；位于所述第一介质层表面的第一多晶硅层； 位于所述第一多晶硅层表面的第二介质层和第二导电插塞，所述第二导电插塞与第二介质层隔离；位于所述第二介质层表面的第二多晶硅层；位于所述第二多晶硅层表面的第三导电插塞。可选的，所述第二导电插塞构成PPS电容的一端，所述第一导电插塞和第三导电插塞电连接并构成PPS电容的另一端。可选的，所述第一电荷泵单元用于将电源电压升压到第一电压。可选的，所述第一电压为用于闪速存储器数据编程的电压。可选的，所述第二电荷泵单元用于将第一电荷泵单元输出的电压升压到第二电压。可选的，所述第二电压为用于闪速存储器数据擦除的电压。可选的，还包括第一电压控制单元和第二电压控制单元，所述第一电压控制单元根据第一电荷泵单元输出的电压对第一电荷泵单元进行控制，所述第二电压控制单元根据第二电荷泵单元输出的电压对第二电荷泵单元进行控制。可选的，所述第一电压控制单元包括第一比较单元和第一时钟控制单元，第一电荷泵单元的输出端与第一比较单元相连，第一比较单元的输出端与第一时钟控制单元相连，所述第一时钟控制单元向第一电荷泵单元输出时钟控制信号。可选的，所述第一比较单元比较第一电荷泵单元输出的电压和第一参考电压，并向第一时钟控制单元输出相应的控制信号。可选的，所述第一参考电压为闪速存储器数据编程所需的电压。可选的，所述第二电压控制单元包括第二比较单元和第二时钟控制单元，第二电荷泵单元的输出端与第二比较单元相连，第二比较单元的输出端与第二时钟控制单元相连，所述第二时钟控制单元向第二电荷泵单元输出时钟控制信号。可选的，所述第二比较单元比较第二电荷泵单元输出的电压和第二参考电压，并向第二时钟控制单元输出相应的控制信号。可选的，所述第二参考电压为闪速存储器数据擦除所需的电压。可选的，所述输出单元包括对第一电荷泵单元输出电压进行整形的整形电路。可选的，所述整形电路具体为MOS管，所述MOS管的漏极与第一电荷泵单元的输出端相连，栅极与第二电荷泵单元的输出端相连，源极用于输出整形后的第一电荷泵单元的输出电压。本专利技术技术方案还提供一种采用所述的电荷泵电路的闪速存储器。与现有技术相比，本专利技术具有以下优点由于PPS电容单位面积电容量大约为MOS电容单位面积电容量的两倍，本专利技术利用PPS电容作为第一输出电容，能大幅减小第一输出电容的面积，从而减小整个电路的面积，提高了芯片集成度；同时，利用PPS电容作为第一输出电容能大幅提高第一电荷泵单元的电流驱动能力。所述第一电压控制单元和第二电压控制单元可分别对第一电荷泵单元输出的电压和第二电荷泵输出的电压进行控制，并且输出单元可通过整流单元对第一电荷泵单元输出的电压进行整流，使输出的电压的纹波变小，更有利于后续电路的工作。附图说明图1是本专利技术实施例PPS电容的结构示意图；图2是本专利技术电荷泵电路第一实施例的电路结构示意图；图3是本专利技术电荷泵电路中的基本单元的第一实施例的电路图；图4是本专利技术电荷泵电路中的基本单元的第二实施例的电路图；图5是本专利技术电荷泵电路第二实施例的电路模块示意图；图6是本专利技术电荷泵电路中的输出单元的一种实施例的电路图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。由于在电荷泵升压到数据编程所需的电压之前的各级基本单元中，输出电压较低，输出电容中存储的电荷较少，利用大容量的MOS电容存储较少电荷会造成浪费，且大容量的MOS电容所占芯片的面积较大，不利于提高芯片集成度。并且由于闪速存储器数据的编程采用热电子注入的方式，电荷泵输出要求有较大的电荷泵电流驱动能力，需要采用单位面积电容值较大的电容；由于闪速存储器数据的擦除采用隧道效应的方式，电荷泵输出可以要求相对较小的电荷泵电流驱动能力，即只需采用单位面积电容值较小的电容。为了解决上述问题，专利技术人经过研究发现，在电荷泵升压到数据编程所需的电压之前的各级基本单元内利用？ 3( 017寸017^，多晶硅-多晶硅-硅)电容代替MOS电容， 能大大地降低电路的面积，提高电荷泵的电流驱动能力。所述PPS电容的结构示意图请参考图1，具体结构包括位于半导体衬底10表面的第一介质层11和第一导电插塞16，所述第一导电插塞16与本文档来自技高网...

【技术保护点】
１．一种电荷泵电路，其中，第一电荷泵单元、第二电荷泵单元和输出单元依次串联，第一电荷泵单元、第二电荷泵单元的输出端连接到输出单元，其特征在于，所述第一电荷泵单元由若干第一基本单元级联而成，所述第一基本单元至少包括第一开关单元和第一输出电容，两个串联的第一开关单元之间连接有第一输出电容，所述第一输出电容为ＰＰＳ电容；所述第二电荷泵单元由若干第二基本单元级联而成，所述第二基本单元至少包括第二开关单元和第二输出电容，两个串联的第二开关单元之间连接有第二输出电容，所述第二输出电容为ＭＯＳ电容；所述输出单元用于输出第一电荷泵单元输出的电压和第二电荷泵单元输出的电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：王磊，杨光军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31