半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，该制造方法包括：在半导体衬底上形成浅沟槽的步骤；在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成深沟槽的步骤，该深沟槽穿透该绝缘层且比该浅沟槽深；其中形成深沟槽的步骤包括：形成第一深沟槽，该第一深沟槽包括相对于半导体衬底具有第一锥角的内侧面；以及形成第二深沟槽，该第二深沟槽包括相对于半导体衬底具有第二锥角的内侧面，其中该第二锥角不同于该第一锥角。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
深沟槽隔离用作一种用于实现半导体器件的高集成和高可靠性的方式。深沟槽结构被称作元件隔离，且它用于隔离阱和阱。例如，在具有在其中混合的MOS晶体管和双极晶体管的BiCMOS半导体器件中，MOS 晶体管使用浅沟槽来隔离，而双极晶体管使用深沟槽来隔离，以便增加集成度。液晶驱动器包括由低压逻辑晶体管构成的控制电路和由高压晶体管构成的驱动电路，其中采用深阱以便获得对高电压的抵抗。另一方面，采用深沟槽结构以便防止当输入触发信号时阱之间的寄生晶闸管变成闩锁状态以损坏液晶驱动器。在液晶驱动器中，在形成浅沟槽或LOCOS所在的区域中形成深沟槽。已知上面描述的深沟槽通过如下面所描述的步骤来形成。具体而言，通过下述步骤来形成深沟槽通过反应离子蚀刻(RIE)在半导体衬底上形成深沟槽且使用氧化硅膜和多晶硅来填充深沟槽的步骤，以及使用反应离子蚀刻来形成浅沟槽且使用氧化硅膜来填充浅沟槽的步骤(例如，参见日本未经审查的专利公开号244559)。还已知通过下述步骤来形成深沟槽在半导体衬底上形成浅沟槽且使用绝缘膜来填充浅沟槽的步骤，以及进一步形成深沟槽且使用另一绝缘膜来填充深沟槽的步骤(例如， 参见日本未经审查的专利公开号10-56059)。还已知以如下这种方式形成深沟槽形成浅沟槽，在浅沟槽的底表面的中心处形成深沟槽，以及使用氧化硅膜和多晶硅来填充深沟槽(例如，参见WO 2005/001939)。然而，在深沟槽的制造方法中，在均勻蚀刻条件下形成深沟槽，使得仅可以形成具有与由光刻技术形成的抗蚀剂掩模的开孔的尺寸对应的深度和宽度的深沟槽。因此，深沟槽的尺寸由光刻技术的分辨率限制。因此，期望一种形成深沟槽的方法，其中深沟槽的尺寸不依赖于光刻技术的分辨率。
技术实现思路
考虑到上文中描述的问题而做出了本专利技术，且本专利技术的目的是提供一种被提供有深沟槽的，该深沟槽的尺寸不依赖于光刻技术的分辨率。本专利技术提供一种，该制造方法包括在半导体衬底上形成浅沟槽的步骤；在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成深沟槽的步骤，所述深沟槽穿透所述绝缘层且比所述浅沟槽深；其中形成深沟槽的步骤包括形成第一深沟槽，该第一深沟槽包括相对于半导体衬底具有第一锥角的内侧面；以及形成第二深沟槽，该第二深沟槽包括相对于半导体衬底具有第二锥角的内侧面，其中该第二锥角不同于该第一锥角。根据本专利技术的，在浅沟槽中形成穿透绝缘层且比浅沟槽深的深沟槽的步骤包括形成第一深沟槽的步骤，其中该深沟槽的侧面相对于半导体衬底具有第一锥角；以及形成第二深沟槽的步骤，其中该深沟槽的侧面相对于半导体衬底具有第二锥角，其中该第二锥角不同于该第一锥角。因此，与形成具有恒定锥角的深沟槽的方法相比，可以形成具有较小宽度的底表面的沟槽。因此，可以形成比常规深沟槽更小的深沟槽， 该常规深沟槽对应于由光刻技术形成的抗蚀剂掩模的开孔的尺寸。因此，本专利技术可以提供被提供有深沟槽的，该深沟槽的尺寸不依赖于光刻技术的分辨率。附图说明图1是用于描述根据本专利技术的实施例的的步骤的剖面图； 图2是用于描述根据本专利技术的实施例的的步骤的剖面图3是示出根据本专利技术的实施例在形成深沟槽的步骤中蚀刻气体的流量比与沟槽的锥角之间的关系的曲线图4是用于描述根据
技术介绍
的的步骤的剖面图； 图5是用于描述根据
技术介绍
的的步骤的剖面图；以及图6是用于描述根据
技术介绍
的中的蚀刻残余物的剖面图。具体实施例方式根据本专利技术的包括在半导体衬底上形成浅沟槽的步骤； 在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成穿透绝缘层且比浅沟槽深的深沟槽的步骤；其中形成深沟槽的步骤包括形成第一深沟槽的步骤，其中该深沟槽的侧面相对于半导体衬底具有第一锥角；以及形成第二深沟槽的步骤，其中该深沟槽的侧面相对于半导体衬底具有第二锥角，其中第二锥角不同于第一锥角。例如，第二锥角可以大于第一锥角。在上面描述的制造方法中，可以采用使用LOCOS工艺在半导体衬底上形成绝缘层的步骤，而不是在半导体衬底上形成浅沟槽的步骤以及在浅沟槽中形成绝缘层的步骤。在根据本专利技术的中，形成浅沟槽的步骤可以是形成具有在 0. 2 μ m至1. 5 μ m的范围内的深度的浅沟槽的步骤，且形成第一深沟槽的步骤可以是形成其中第一锥角在大于等于(or more) 70°且小于90°的范围内的第一深沟槽的步骤。而且，形成第二深沟槽的步骤可以是形成具有在大于等于0. 2 μ m且小于等于(or less)2y m 的范围内的宽度和在大于等于3 μ m且小于等于20 μ m的范围内的深度的第二深沟槽的步骤，其中第二锥角在大于等于85°且小于等于90°的范围内。除了上面描述的步骤，根据本专利技术的还包括在半导体衬底的表面上和在深沟槽的表面上形成氧化膜的步骤；在氧化膜上形成多晶硅层以使用多晶硅层填充深沟槽且经由氧化膜在半导体衬底上布置多晶硅层的步骤；以及通过蚀刻多晶硅层以便在半导体衬底上留下部分多晶硅层来形成栅电极的步骤，其中半导体器件是具有 MOS结构的半导体器件。常规地已知一种制造方法，其中在形成深沟槽之后形成半导体器件的各部件。例如，已知采用深沟槽的，其中通过形成深沟槽的步骤以及在形成 MOSLSI的栅氧化膜的步骤之后的后续步骤来形成半导体器件(例如，参见日本未经审查的4专利公开号244559)。还已知采用深沟槽的半导体器件的另一制造方法，其中通过形成深沟槽的步骤以及形成发射极多晶硅膜的后续步骤来形成半导体器件(例如，参见日本未经审查的专利公开号10-56059)。如上面所描述的，在采用深沟槽的半导体器件的常规制造方法中，在形成浅沟槽和深沟槽之后形成半导体器件的各部件(例如，栅氧化膜)。因此，上面描述的常规制造方法包括形成浅沟槽的步骤和形成深沟槽的步骤，这带来(entail)步骤数目增加的问题。因此， 在制造采用深沟槽结构的半导体器件中期望步骤数目的减少。鉴于上面提及的情形而完成本专利技术，且本专利技术目的是提供一种简单的制造方法，利用该方法来减少用于制造采用深沟槽的半导体器件的步骤数目。具体而言，根据依据本专利技术的的另一方面，在半导体衬底的表面上和在深沟槽的表面上形成的氧化膜构成MOS结构中的栅氧化膜和深沟槽的绝缘膜，且在半导体衬底上和在深沟槽中形成的多晶硅层构成MOS结构中的栅电极和深沟槽的填充材料。因此，步骤数目小于其中在形成浅沟槽和深沟槽之后形成栅氧化膜和栅电极的具有MOS结构的中的步骤数目。在根据本专利技术的的另一方面中，在形成浅沟槽和深沟槽之后在半导体衬底的表面和深沟槽的表面上形成氧化膜的步骤、在氧化膜上形成多晶硅层的步骤以及蚀刻多晶硅层以便在半导体衬底上留下部分多晶硅层的步骤还用作允许深沟槽的表面被隔离且对其内部进行填充的步骤以及形成栅氧化膜和栅电极的步骤。如上面所描述的，本专利技术的另一方面可以提供一种其中减少制造步骤数目的较简单的制造方法。当根据本专利技术的另一方面的是制造具有MOS结构的半导体器件的方法时，形成栅电极的步骤可以是抛光或回蚀多晶硅层以便具有规定厚度且然后蚀刻多晶硅层以便留下部分多晶硅层的步骤。当根据本专利技术的另一方面的是制造具有MOS结构的半导体器件的方法时，抛光或回蚀多晶硅层的步骤可以是抛光或回蚀多晶硅层以使得多晶硅层的厚度变成100至500nm的步骤。当根据本专利技术的另一方面的是制造具有M本文档来自技高网...

【技术保护点】
１．　一种半导体器件的制造方法，包括：在半导体衬底上形成浅沟槽的步骤；在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成深沟槽的步骤，该深沟槽穿透该绝缘层且比该浅沟槽深；其中形成深沟槽的步骤包括：形成第一深沟槽，该第一深沟槽包括相对于半导体衬底具有第一锥角的内侧面；以及形成第二深沟槽，该第二深沟槽包括相对于半导体衬底具有第二锥角的内侧面，其中该第二锥角不同于该第一锥角。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：桥本尚义，米元久，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP