半导体器件制造技术

本发明专利技术涉及半导体器件。所述半导体器件包括：衬底，在所述衬底上方形成电路；多层布线层，所述多层布线层具有在衬底上方形成的多个布线层和在布线层的最上层的预定位置中形成的焊盘；新焊盘，所述新焊盘被提供在多层布线层上方的适当位置中；以及再分配层，所述再分配层被提供有将新焊盘和所述焊盘进行耦合的再分配线。在该半导体器件中：多层布线层包括信号线和地线，所述信号线用于将电信号传送到电路，所述地线被提供在再分配线或新焊盘与电路之间的布线层中；所述地线被形成为与新焊盘假定要被定位的位置和再分配线假定要被形成时所沿的路线相对应；以及再分配线被形成为沿着地线的至少一部分。

【技术实现步骤摘要】

本专利技术涉及一种具有再分配层的半导体器件。
技术介绍
已经公知系统级封装(SiP)技术，用于构造在封装中密封有多个半导体芯片(在下文中称为“芯片”)的系统。SiP包括在封装中堆叠或水平布置且密封的多个做好的芯片。 因此，根据在每个芯片上形成的焊盘的布置，要被结合的引线的路由变得复杂，有可能导致结合引线相互接触。为了避免这种问题，在安装用于密封作为SiP的芯片之前，有时变得需要改变各个芯片上的焊盘位置。再分配层(在下文中，称为“RDL”)技术是改变焊盘位置的其中一种方式。在RDL 技术中，在现有芯片上形成再分配层。再分配层包括适当定位的新焊盘以及用于耦合在现有芯片上方形成的焊盘和新焊盘的再分配线。在芯片上形成的焊盘可以利用在芯片上形成的再分配层来适当地被重新定位。然而，利用这种技术存在问题。也就是说，在现有芯片上形成的电路和信号线会受到流过在再分配层上形成的焊盘和再分配线的电流所产生的电场噪声的不利影响。在日本未审专利公布No. 2005-005741中公开了解决上述问题的技术。图1是在日本未审专利公布No. 2005-005741中公开的半导体器件的截面图。该半导体器件包括在其本文档来自技高网...

【技术保护点】
１．一种半导体器件，包括：衬底，在所述衬底上形成有电路；多层布线层，所述多层布线层具有在所述衬底上形成的多个布线层以及在所述布线层的最上层的预定位置中形成的第一焊盘；新焊盘，所述新焊盘被提供在所述多层布线层上的适当位置中；以及再分配层，所述再分配层被提供有将所述新焊盘和所述第一焊盘进行耦合的再分配线；其中，所述多层布线层包括信号线和地线，所述信号线用于将电信号传送到所述电路，所述地线被提供于在所述再分配线或所述新焊盘与所述电路之间的布线层中；其中，所述地线被形成为与所述新焊盘假定要被定位的位置和所述再分配线假定要被形成时所沿的路线相对应；其中，所述再分配线被形成为沿着所述地线的至少一部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：多田勇治，平川刚，中村博功，黑川敬之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP