本发明专利技术公开一种半导体封装结构及其制作方法，该半导体封装结构包括载体、芯片、多条焊线以及封装胶体。载体具有芯片座及多个环绕芯片座配置的引脚。芯片配置于载体的芯片座上。焊线配置于芯片与引脚之间。封装胶体包覆芯片、焊线与引脚的部分。封装胶体具有彼此相对的上表面与下表面以及连接上表面与下表面的侧表面。侧表面与下表面的法线之间具有夹角，且夹角大于0度。
【技术实现步骤摘要】
本专利技术涉及一种半导体元件及其制作方法，且特别是涉及一种四方扁平封装结构及其制作方法。
技术介绍
关于四方扁平无引脚封装的制作方法，现今主流为采用批次生产(batch processing)，先将多个芯片配置于引脚框架(Ieadframe)上，然后通过多条焊线使这些芯片电性连接至引脚框架。之后，通过封装胶体来包覆部分引脚框架、这些焊线以及这些芯片。最后，通过切割(punching)或锯切(sawing)单体化上述结构而得到多个四方扁平无引脚封装。虽然批次生产较单一方式生产的产出能力(throughput)高，可节省一部分生产成本，但同时又多了单体化工艺，反而又增加成本。因而产生如何减少单体化工艺的需求。
技术实现思路
本专利技术提供一种，其工艺步骤简单，可减少生产成本并提高生产效率。本专利技术提出一种半导体封装结构，其包括芯片座、多个环绕该芯片座配置的引脚、 芯片、多条焊线以及封装胶体。每一引脚具有上倾斜部及下倾斜部，其中上倾斜部与下倾斜部接合至尖端。芯片配置于芯片座上。焊线配置于芯片与引脚之间。封装胶体具有彼此相对的上表面与下表面以及连接上表面与下表面的侧表面，且封装胶体包覆芯片、焊线与引脚的上倾斜部，且引脚的下倾斜部至少部分从封装胶体的下表面向外延伸。侧表面与下表面的法线之间具有夹角，且夹角大于0度。本专利技术提出一种半导体封装结构的制作方法。提供载体。载体具有彼此相对的第一表面与第二表面、配置于第一表面上的第一金属镀层、多个凹穴以及多个由多个凹口之间所定义出的内引脚部。内引脚部环绕凹穴配置，且载体区分为多个载体单元以及多个连接载体单元的连接单元。配置多个芯片于载体的凹穴中，其中芯片透过多条焊线电性连接至内引脚部。形成多个封装胶体于载体上，以覆盖芯片、焊线与内引脚部，并填充于凹穴以及凹口。对载体的第二表面进行蚀刻工艺，以蚀穿载体单元至填充于开口内的封装胶体暴露为止，以便形成多个引脚、多个芯片座以及多个开口，同时蚀穿连接单元，而形成多个各自独立的封装结构。基于上述，由于本专利技术是先形成多个封装胶体于载体上，而后再透过蚀刻工艺来形成多个各自独立的半导体封装结构。因此，相较于已知需透过切割或锯切来进行单体化步骤而言，本专利技术的半导体封装结构的制作方法可有效减少工艺步骤，以减少生产成本并可提高生产效率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图IA至图IK为本专利技术的实施例的一种半导体封装结构的制作方法的剖面示意图。图2为本专利技术的实施例一种半导体封装结构的剖面示意图。 图3A至图3K为本专利技术的另一实施例的一种半导体封装结构的制作方法的剖面示图4为本专利技术的另一实施例一种半导体封装结构的剖面示意图。 附图标记说明IOaUOb 第一光致抗蚀剂层 lh、22b 第一图案化光致抗蚀剂层 20a、20b 第二光致抗蚀剂层 21b 保护层 22a,22b 第二图案化光致抗蚀剂层 23a、23a，第三光致抗蚀剂层 Ma:第四光致抗蚀剂层 32 罐M 封胶塑料30 铸模装置35a 第一连通道 35b 第二连通道 36 浇道 38 浇道口 39a 阵列模穴 39b 模穴 40 封胶模具 44 下模具 45a 可移动模座 50 模制结构 54 水平连接件 58 胶块 110 载体 Illa 第一表面 Illc 侧边缘 112a 底表面 113b 凹口 114:引脚 114b 外表面 114d 下倾斜部 116、116a 载体单元 120 芯片 140 封装胶体 140b 次浇道残胶35a，第一连接件 35b，第二连接件 37 柱塞 39 上模具 39a’ 阵列单元封胶体 39b，单元封胶体 42 上模具 44a 模穴 45b 支撑模具 52 芯片封装结构 56 垂直连接件 IOOaUOOb 半导体封装结构 IlOa 金属基板 Illb 第二表面 112 芯片座 113a 凹穴 113c 开口 114a 内表面 114c 上倾斜部 115 内引脚部 118、118a 连接单元 130 焊线 140a 浇道残胶 142 上表面144 下表面150a、150b:第一170 承载盘175、178:固定架α 夹角P 尖端146 侧表面金属镀层160a、160b 第二金属镀层172 容纳槽 180 胶带N:法线 S 封闭空间具体实施例方式图IA至图IK为本专利技术的实施例的一种半导体封装结构的制作方法的剖面示意图。依照本实施例的半导体封装结构的制作方法，请先参考图1A，提供金属基板110a，其中金属基板IlOa具有彼此相对的第一表面Illa与第二表面111b。接着，在金属基板IlOa的第一表面Illa上涂布第一光致抗蚀剂层10a，以及于金属基板IlOa的第二表面Illb上涂布第二光致抗蚀剂层20a。于此，第一光致抗蚀剂层IOa与第二光致抗蚀剂层20a分别全面性覆盖金属基板IlOa的第一表面Illa与第二表面111b。接着，请参考图1B，同时对第一光致抗蚀剂层IOa及第二光致抗蚀剂层20a进行曝光步骤与显影步骤，以于金属基板IlOa的第一表面Illa上形成第一图案化光致抗蚀剂层12a，在金属基板IlOa的第二表面Illb上形成第二图案化光致抗蚀剂层22a。于此，第一图案化光致抗蚀剂层1 暴露出部分第一表面111a，而第二图案化光致抗蚀剂层2 暴露出部分第二表面111b。接着，请参考图1C，形成第一金属镀层150a于第一图案化光致抗蚀剂层1 所暴露出的部分第一表面Illa上，以及形成第二金属镀层160a于第二图案化光致抗蚀剂层22a 所暴露出的部分第二表面Illb上。在本实施例中，第一金属镀层150a的材料与第二金属镀层160a的材料可实质上相同或不同，例如是金、银、锡、铬、镍/金复合层或镍/钯/金复合层。接着，请参考图1D，移除第一图案化光致抗蚀剂层1 及第二图案化光致抗蚀剂层22a，以暴露出部分第一表面Illa与部分第二表面111b。接着，请参考图1E，形成第三光致抗蚀剂层23a于金属基板IlOa的第一表面Illa 上，以及形成第四光致抗蚀剂层2 于金属基板IlOa的第二表面Illb上。接着，并以第三光致抗蚀剂层23a为蚀刻掩模，来半蚀刻金属基板110a，以在金属基板IlOa未被第三光致抗蚀剂层23a覆盖的部分第一表面Illa上形成多个凹穴113a与多个凹口 113b。接着，请参考图1F，移除第三光致抗蚀剂层23a与第四光致抗蚀剂层Ma，以暴露出第一金属镀层150a以及第二金属镀层160a。于此，这些凹口 11 之间定义出的多个内引脚部115及多个芯片座112，其中这些凹穴113a配置于这些芯片座112中央，而这些内引脚部115环绕这些芯片座112配置。至此，已形成载体110。在本实施例中，载体110具有彼此相对的第一表面Illa与第二表面111b、配置于第一表面Illa上的第一金属镀层150a、 这些凹穴113a以及由这些凹口 11 之间所定义出的这些内引脚部115，其中这些内引脚部 115环绕这些凹穴113a配置。此外，载体110可区分为多个载体单元116(图IF中仅示意地绘示二个载体单元116)以及多个连接这些载体单元116的连接单元118。接着，请参考图1G，配置多个芯片120于载体110的这本文档来自技高网...
【技术保护点】
１．一种半导体封装结构，包括：芯片座；多个环绕该芯片座配置的引脚，其中每一引脚具有上倾斜部及下倾斜部，该上倾斜部与该下倾斜部接合至尖端；芯片，配置于该芯片座上；多条焊线，配置于该芯片与该多个引脚之间；以及封装胶体，具有彼此相对的上表面与下表面以及连接该上表面与该下表面的侧表面，该封装胶体包覆该芯片、该多个焊线与该多个引脚的该多个上倾斜部，且该多个引脚的该多个下倾斜部至少部分从该封装胶体的该下表面向外延伸，其中该侧表面与该下表面的法线之间具有夹角，且该夹角大于０度。
【技术特征摘要】
【专利技术属性】
技术研发人员：江柏兴，胡平正，蔡裕方，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。