【技术实现步骤摘要】
本专利技术属于半导体功率器件
技术介绍
BCD (Bipolar CMOS DM0S)工艺技术利用Bipolar晶体管的高模拟精度、CMOS的高集成度以及DMOS(Double-diffused M0SFET)的高功率特性，实现了 Bipolar模拟电路、CMOS逻辑电路、CMOS模拟电路和DMOS高压功率器件的单片集成。横向高压功率器件 LDMOS(Lateral Double-diffused M0SFET) % LIGBT(Lateral Insulated Gate Bipolar Trasistor)易于与传统CMOS器件兼容，因此在智能功率集成电路领域得到了广泛的应用。 横向高压功率器件设计的首要目的是在给定的漂移区长度下实现额定的击穿电压，其击穿电压由横向表面耐压和纵向体内耐压的最低值决定。为了提升器件表面横向耐压，目前常采用的技术有场限环、场板、横向变掺杂、降低表面场RESURF (Reduced SURface Field) 技术等。为了提高器件纵向体内耐压，通常采用高电阻率硅片作为衬底，但高阻片(> 100 Ω .cm)通常采用区熔法制造，增加了硅片成本。本专利提出一种新型B⑶集成器件结构及其制造方法，在横向高压功率器件的P型衬底内引入N型的埋层，反向阻断状态下在N 型埋层位置引入一新的电场尖峰，在维持击穿电压不变的情况下可以使用更低电阻率的硅片作为衬底，避免了采用区熔FZ(Float-Zone Technique)法制造的单晶硅片带来的芯片制造成本的增加，可降低B⑶高压芯片的制造成本。本专利技术所构成的B⑶器件可以...
【技术保护点】
１．一种基于Ｎ型外延层的ＢＣＤ集成器件，包括集成于同一Ｐ型衬底（１）上的高压ｎＬＤＭＯＳ器件、高压ｎＬＩＧＢＴ器件、低压ＰＭＯＳ器件、低压ＮＭＯＳ器件、低压ＰＮＰ器件和低压ＮＰＮ器件；其特征在于：所述高压ｎＬＤＭＯＳ器件、高压ｎＬＩＧＢＴ器件、低压ＰＭＯＳ器件、低压ＮＭＯＳ器件、低压ＰＮＰ器件和低压ＮＰＮ器件制作于Ｐ型衬底（１）表面的Ｐ型外延层（４）表面的Ｎ型外延层（１４）中，并通过Ｐ＋对通隔离区（５～１０及１５～２０）实现结隔离；在高压ｎＬＤＭＯＳ器件下方的Ｐ型衬底（１）和Ｐ型外延层（４）之间具有第一Ｎ型埋层（２），在高压ｎＬＩＧＢＴ器件下方的Ｐ型衬底（１）和Ｐ型外延层（４）之间具有第二Ｎ型埋层（３）。
【技术特征摘要】
1.一种基于N型外延层的BCD集成器件，包括集成于同一 P型衬底(1)上的高压 nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN 器件；其特征在于所述高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件制作于P型衬底(1)表面的P型外延层(4)表面的N型外延层(14)中， 并通过P+对通隔离区(5 10及15 20)实现结隔离；在高压nLDMOS器件下方的P型衬底(1)和P型外延层(4)之间具有第一 N型埋层O)，在高压nLIGBT器件下方的P型衬底 ⑴和P型外延层⑷之间具有第二 N型埋层(3)。2.根据权利要求1所述的基于N型外延层的BCD集成器件，其特征在于，在低压PMOS器件和低压NMOS器件下方的P型外延层(4)和N型外延层(14)之间具有第三N型埋层(11)， 在低压PNP器件下方的P型外延层(4)和N型外延层(14)之间具有第四N型埋层(12)，在低压NPN器件下方的P型外延层(4)和N型外延层(14)之间具有第五N型埋层(13)。3.根据权利要求1或2所述的基于N型外延层的BCD集成器件，其特征在于所述高压nLDMOS器件包括N型外延层(14)中的P, Q2)和与漏极金属(55)相连的 N+漏极区G6)，P, 02)中包括并排、且与源极金属(54)相连的P+阱接触区(37)和N+源极区0 ；N型外延层(14)靠近N+漏极区06)的一侧的表面具有场氧化层( )、靠近P 阱0 的一侧的表面以及P阱0 的表面具有栅氧化层(27)，栅氧化层(XT)的表面具有多晶硅栅(31)，场氧化层06)与漏极金属(55)之间具有多晶硅场板(35)；多晶硅栅04)、 源极金属(54)和漏极金属(5 之间具有金属前介质(53)；所述高压nLIGBT器件包括N型外延层(14)中的P阱03)和N型缓冲层Ql)，P阱 (23)中具有并排、且与阴极金属(56)相连的P+阱接触区(38)和N+阴极区07)，N型缓冲层(21)中具有与阳极金属(57)相连的P+阳极区(39) ；N型外延层(14)靠近P+阳极区(39)的一侧的表面具有场氧化层( )、靠近P,03)的一侧的表面以及P阱03)的表面具有栅氧化层( )，栅氧化层08)的表面具有多晶硅栅(32)，场氧化层06)与阳极金属 (57)之间具有多晶硅场板(36)；多晶硅栅(32)、阴极金属(56)和阳极金属(57)之间具有金属前介质(53)；所述低压PMOS器件包括N型外延层(14)中分别与源极金属(58)相连的P+源极区(40)和与漏极金属(59)相连的P+漏极区(41)，P+源极区(40)和P+漏极区(41)之间的N 型外延层(14)表面具有栅氧化层( )，栅氧化层09)的表面具有多晶硅栅(33)；所述低压NMOS器件包括N型外延层(14)中P阱04)，P, 04)中具有分别与源极金属(60)相连的N+源极区(48)、与漏极金属(61)相连的N+漏极区09)，N+源极区08)和 N+漏极区09)之间的P阱04)表面具有栅氧化层(30)，栅氧化层(30)的表面具有多晶硅栅(34)；所述低压PNP器件包括N型外延层(14)中分别与集电极金属(62)相连的P+集电极区(42)、与发射极金属(63)相连的P+发射极区03)和与基极金属(64)相连的N+基区接触区(50)；所述低压NPN器件包括N型外延层(14)中的P阱05)和与集电极金属(65)相连的 N+集电极接触区(51)，P阱05)中包括分别与发射极金属(66)相连的N+发射极区(52)、 与基极金属(67)相连的P+基区接触区04)。4.一种基于N型外延层的B⑶集成器件的制造方法，包括以下步骤...
【专利技术属性】
技术研发人员：乔明，银杉，赵远远，章文通，温恒娟，向凡，周锌，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。