【技术实现步骤摘要】
本专利技术涉及一种噪声防护电路，尤其是指一种在N型二极管与 其它电路元件间，插入N井的噪声防护电路。
技术介绍
现今3土会消费性电子产品、手持式装置非常普遍，顺应着此潮 流趋势，电子产品的体积越做越小，相对地，包括在电子产品中的 IC的数量及封装大小，也越求精简。因此IC的设计潮流趋向系统 单芯片(system on chip, SOC)的设计方式，即是^l夺计算才几的一部分， 或是加上部份的电路，放入一颗芯片内。这颗芯片会包括数字电路、 模拟电路、混合信号及射频电路等等在内。这样的设计方式，大大 地减小了电路板的尺寸，但也因为在这么一颗小芯片中，就包含了 多种不同的电路，因此产生了一些问题。例如模拟电路对噪声非常 敏感，数字电路则抵抗噪声的能力较强，若将数字电路与模拟线路 摆放得非常靠近，模拟电路非常容易受到彼此电路间的干扰。请参 考图1。图1为常见电路中的噪声的示意图。在图1中，电压零伏 特时的p桑声为；也弹p桑声(4妄地反弹p喿声，ground bouncing noise) 。 i青 参考图2及图3。图2示出了内部模拟线路7与N型二极管5、 P 型二极管...
【技术保护点】
一种噪声防护电路，其包含有： 半导体基底； 第一Ｎ井区，设置于所述半导体基底中； 第一Ｎ＋扩散区域，设置于所述第一Ｎ井区内，耦接于第一电源； 第一Ｐ＋扩散区域，设置于所述半导体基底内，耦接于所述第一电源，位于所述第一Ｎ井区的第一侧，所述第一Ｐ＋扩散区域为Ｎ型二极管的阳极； 第二Ｎ＋扩散区域，位于所述第一Ｎ井区的第一侧，为所述Ｎ型二极管的阴极； 第二Ｎ井区，设置于所述半导体基底中，位于所述第一Ｎ井区的第二侧； 第三Ｎ＋扩散区域，设置于所述第二Ｎ井区内，耦接于第二电源； 第三Ｐ＋扩散区域以及第四Ｐ＋扩散区域，设置于所述第二Ｎ井区内；以及 闸极，设置于所述第三Ｐ＋扩散区域与所述第...
【技术特征摘要】
1.一种噪声防护电路，其包含有半导体基底；第一N井区，设置于所述半导体基底中；第一N+扩散区域，设置于所述第一N井区内，耦接于第一电源；第一P+扩散区域，设置于所述半导体基底内，耦接于所述第一电源，位于所述第一N井区的第一侧，所述第一P+扩散区域为N型二极管的阳极；第二N+扩散区域，位于所述第一N井区的第一侧，为所述N型二极管的阴极；第二N井区，设置于所述半导体基底中，位于所述第一N井区的第二侧；第三N+扩散区域，设置于所述第二N井区内，耦接于第二电源；第三P+扩散区域以及第四P+扩散区域，设置于所述第二N井区内；以及闸极，设置于所述第三P+扩散区域与所述第四P+扩散区域之间的所述第二N井区的上方。2. 根据权利要求1所述的噪声防护电路，其中所述第一 P +扩散 区域以及所述第二 N +扩散区域形成所述N型二极管。3. 根据权利要求1所述的噪声防护电路，其中所述第三P +扩散 区域、所述第二N井区、所述闸极、以及所述第四P +扩散区 域形成P型金属氧化半导体。4. 根据权利要求1所述的噪声防护电路，其中所述第一N井区、 所述第二 N +扩散区域、以及所述第一 P +扩散区域形成双极 性接合面晶体管结构。5. 根据权利要求4所述的噪声防护电路，其中所述第一N井区 为所述双极性接合面晶体管的集极，所述第二 N +扩散区域为 所述双极性接合面晶体管的射极，以及所述第一 P +扩散区域 为所述双极性...
【专利技术属性】
技术研发人员：杨景荣，谢宗轩，饶永年，
申请(专利权)人：瑞鼎科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。