半导体集成电路器件制造技术

本发明专利技术提供一种半导体集成电路器件，在形成有具有ＩＧＢＴ及ＮＭＯＳ的半导体集成电路器件的基片（５０）上，形成二极管（４４），在ＮＭＯＳ的源电极（６６）与背栅电极（７０）及ＩＧＢＴ的发射极电极（５７）之间，正向连接二极管（４４）。通过设置二极管（４４），输入ＩＧＢＴ导通后从漂移区（５４）经由Ｐ－阱（６０）流入ＮＭＯＳ的源区（６１）的电流，流过二极管（４４）。由于二极管（４４）的导通电阻较高，因而可以将寄生晶体管（７５）的基极电流抑制得较低，从而大幅抑制流入由寄生晶体管（７５）和寄生晶体管（７６）所构成的晶闸管的电流。由此，可以缩小具有ＩＧＢＴ及ＮＭＯＳ的半导体集成电路器件的形成面积，并且防止误动作。

【技术实现步骤摘要】

本专利技术涉及一种具有双极晶体管的半导体电路器件。
技术介绍
作为高耐压且可流过大电流的元件，已知有一种绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor以下称IGBT)。IGBT是一种半导体元件，如日本专利公开公报2004-152806号所述，是在半导体基片上形成的，并作为比如开关元件来使用。还有一种半导体集成电路器件，其在形成有IGBT的基片上，再搭载增强型及耗尽型N沟道MOS晶体管(以下称NMOS)，由NMOS来构成控制电路等。图3是表示以往的半导体集成电路器件一例的电路图。图4的(a)、(b)，是图3的半导体集成电路器件的剖视图。对该半导体集成电路器件而言，由成对的增强型NMOS1及耗尽型NMOS2构成的串联电路，在电源VDD与地GND之间并联连接。此外，IGBT3的发射极与地GND连接。NMOS1、NMOS2及IGBT3，在基片10上形成。IGBT3的集电极电极11，与基片10的背面侧的由低电阻层P+构成的集电区12相接。在集电区12上层叠有由低电阻层N+构成的缓冲区13、以及由高电阻层N-构成的漂移区14。在漂移区14的表面侧，形成本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，其特征在于：具有半导体基片（５０）；功率元件（４１），其形成于前述半导体基片（５０），具有主电极及控制电极，少数载流子及多数载流子基于提供给该控制电极的信号，从一个前述主电极及与地连接的另一个前述主电 极注入；场效应晶体管（４２、４３），其在形成于前述半导体基片的阱中形成，具有主电极及控制电极，呈现基于提供给该控制电极的信号的导通状态；以及第１二极管（４４），其形成于隔着绝缘膜层叠在前述半导体基片上的多晶硅，且正向连接在前 述场效应晶体管的一个前述主电极与前述地之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：岩渕昭夫，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：JP[日本]