半导体装置制造方法及图纸

一种半导体装置，消减ＢｉＣＭＯＳ工艺的工序数量。在Ｐ型半导体衬底１的表面较深地形成第一Ｎ阱３Ａ、第二Ｎ阱３Ｂ。在第一Ｎ阱３Ａ中形成第一Ｐ阱４Ａ，并在该第一Ｐ阱４Ａ中形成Ｎ沟道型ＭＯＳ晶体管１０。第二Ｎ阱３Ｂ被用于纵型ＮＰＮ双极晶体管３０的集电极。在第二Ｎ阱３Ｂ中形成第二Ｐ阱４Ｂ。第二Ｐ阱４Ｂ和第一Ｐ阱４Ａ被同时形成。该第二Ｐ阱４Ｂ被用于纵型ＮＰＮ双极晶体管３０的基极。在第二Ｐ阱４Ｂ的表面形成纵型ＮＰＮ双极晶体管３０的Ｎ＋型发射极层３１、Ｐ＋型基极电极层３２。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，特别是涉及在同一半导体衬底上设有MOS晶体管和双极晶体管的半导体装置。
技术介绍
近年来，集成化模拟电路和数字电路的模拟数字混合LSI正在被开发。在这种LSI中，模拟电路主要由双极晶体管构成，数字电路由MOS晶体管构成。当在同一半导体衬底上形成MOS晶体管和双极晶体管时，通常使用组合了双向工艺和CMOS工艺的BiCMOS工艺。在现有的BiCMOS工艺中，由于相对CMOS工艺工序数量大幅地增加，因而招致LSI的制造成本及制造天数大幅地增加。对此，在专利文献1中记载了通过形成使用所谓的三重阱CMOS工艺的双极晶体管谋求减少工序数的技术。专利文献1特开2000-3972号公报
技术实现思路
但是，双极晶体管的基极利用特别追加的工序形成，因此，工序数增加。因此，本专利技术中，使用三重阱CMOS工艺，而不追加特别的工序，形成各种型号的双极晶体管。其主要的结构特征是，在P型半导体衬底的表面形成N阱，并在其中形成P沟道型晶体管。而在N阱中形成P阱，并在其中形成N沟道型晶体管。而后，将N阱作为纵型NPN双极晶体管的集电极使用。并且，将P阱作为纵型NPN双极晶体管或横型N本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，其包括：Ｐ型半导体衬底；第一Ｎ阱，其被形成在所述半导体衬底表面，并在其中形成Ｐ沟道型晶体管；第一Ｐ阱，其被形成在所述第一Ｎ阱中，并在其中形成Ｎ沟道型晶体管；第二Ｎ阱，其在所述半导体衬底上和所述第一Ｎ阱分离形成，所述第二Ｎ阱被作为纵型ＮＰＮ双极晶体管的集电极使用，所述第一Ｎ阱和所述第二Ｎ阱同时由同一工序形成。

【技术特征摘要】
JP 2003-4-7 102692/031.一种半导体装置，其特征在于，其包括P型半导体衬底；第一N阱，其被形成在所述半导体衬底表面，并在其中形成P沟道型晶体管；第一P阱，其被形成在所述第一N阱中，并在其中形成N沟道型晶体管；第二N阱，其在所述半导体衬底上和所述第一N阱分离形成，所述第二N阱被作为纵型NPN双极晶体管的集电极使用，所述第一N阱和所述第二N阱同时由同一工序形成。2.如权利要求1所述的半导体装置，其特征在于，其包括在所述第二N阱中形成的第二P阱，该第二P阱和所述第一P阱同时由同一工序形成，该第二P阱作为所述纵型NPN双极晶体管的基极使用。3.如权利要求1所述的半导体装置，其特征在于，在所述半导体衬底表面具有...

【专利技术属性】
技术研发人员：五嶋一智，大古田敏幸，谷口敏光，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]