鳍式晶体管的形成方法技术

一种鳍式晶体管的形成方法，包括：提供具有P型区和N型区的衬底，P型区和N型区的衬底表面分别具有鳍部和隔离层；形成横跨P型区和N型区鳍部的栅极结构；在P型区栅极结构两侧的鳍部顶部形成第一外延层；在第一外延层表面形成具有锗离子的第一覆盖层，第一覆盖层内掺杂有P型离子；在N型区栅极结构两侧的鳍部顶部形成第二外延层；在第二外延层表面形成具有锗离子的第二覆盖层，第二覆盖层内掺杂有N型离子；至少在部分第一覆盖层和第二覆盖层表面形成硅化层，硅化层内具有钛离子；进行第一退火工艺，使第一覆盖层形成第一金属硅化层，使第二覆盖层形成第二金属硅化层。所形成的鳍式晶体管性能改善。

Fin transistor forming method

A method includes forming a fin transistor: providing a substrate with P type and N type substrate surface area, type P and N type area respectively with fin and the isolation layer; forming a gate structure across the P region and N region of the P type fin; in the area on both sides of the gate structure the top fin forming the first epitaxial layer; the first layer with germanium ion on the first epitaxial layer formed on the surface of the first cover layer doped with P ion; the second epitaxial layer is formed in the N area on both sides of the gate structure at the top of the fin; the second epitaxial layer formed on the surface of the covering layer second having germanium ion second, in the covering layer is doped with N ion; covering at least part of the first layer and the second layer formed on the surface of a silicide layer within the silicide layer with titanium ions; the first annealing process, the first covering layer is formed on the first metal silicide layer, the second layer Forming second metal silicide layer. Improved performance of fin transistors formed.

【技术实现步骤摘要】
鳍式晶体管的形成方法
本专利技术涉及半导体制造
，尤其涉及一种鳍式晶体管的形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)。鳍式场效应晶体管是一种常见的多栅器件。一种鳍式场效应晶体管，包括：衬底；位于衬底表面的鳍部；位于衬底表面的隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；横跨所述鳍部的栅极结构，所述栅极结构位于所述隔离层表面、以及鳍部的顶部和侧壁表面；位于所述栅极结构两侧的鳍部内的源区和漏区。为了提高鳍式场效应晶体管的性能，还包括在栅极结构两侧的鳍部内形成外延层，并在所述外延层内掺杂P型离子或N型离子以形成源区和漏区。所述外延层能够抬高源区和漏区表面的高度，以释放源区和漏区受到的应力；此外，所述外延层还能够对位于栅极结构底部的鳍部施加应力，以提高沟道区的载流子迁移率。然而，随着半导体器件尺寸的缩小，现有的鳍式场效应晶体管的良率及可靠性下降。
技术实现思路
本专利技术解决的问题是提供一种鳍式晶体管的形成方法，改善所形成的鳍式晶体管的性能。为解决上述问题，本专利技术提供一种鳍式晶体管的形成方法，包括：提供衬底，所述衬底具有P型区和N型区，所述P型区和N型区的衬底表面分别具有鳍部，所述衬底表面具有隔离层，所述隔离层覆盖鳍部的部分侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；形成横跨所述P型区和N型区鳍部的栅极结构，所述栅极结构位于所述鳍部的部分侧壁和顶部表面；在P型区栅极结构两侧的鳍部顶部形成第一外延层；在所述第一外延层表面形成第一覆盖层，所述第一覆盖层内具有锗离子，且所述第一覆盖层内掺杂有P型离子；在N型区栅极结构两侧的鳍部顶部形成第二外延层；在所述第二外延层表面形成第二覆盖层，所述第二覆盖层内具有锗离子，所述第二覆盖层内掺杂有N型离子；至少在部分所述第一覆盖层和第二覆盖层表面形成硅化层，所述硅化层内具有钛离子；进行第一退火工艺，使所述硅化层内的钛离子扩散入第一覆盖层和第二覆盖层内，使第一覆盖层形成第一金属硅化层，使第二覆盖层形成第二金属硅化层。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的形成方法中，所述P型区用于形成PMOS晶体管，所述N型区用于形成NMOS晶体管。在所述P型区，形成于第一外延层表面的第一覆盖层内具有锗离子，而后续在第一覆盖层表面形成的硅化层内具有钛离子，则经过第一退火工艺之后，由第一覆盖层形成的第一金属硅化层的材料为硅锗化钛。对于PMOS晶体管来说，由于所述第一外延层的材料为硅锗，基于材料本身的特性，硅锗化钛与硅锗接触的肖特基势垒小于硅化钴或硅化镍材料与硅锗材料接触的肖特基势垒。因此，所述第一金属硅化层与第一外延层接触界面处的肖特基势垒减小，则所述第一金属硅化层与第一外延层之间的接触电阻减小。在所述N型区，在第二覆盖层表面形成的硅化层内具有钛离子，且所述第二覆盖层内掺杂有N型离子，则经过第一退火工艺之后，由第二覆盖层形成的第二金属硅化层的材料为硅锗化钛，且所述硅锗化钛材料内掺杂有N型离子。基于材料本身的特性来说，锗钛化合物材料的费米能级能够随所掺杂的离子而发生变化，因此，对于NMOS晶体管来说，所述第二金属硅化层内所掺杂的N型离子有利于减小第二外延层与第二金属硅化层之间的接触电阻。附图说明图1是一种鳍式晶体管实施例的剖面结构示意图；图2至图16是本专利技术实施例的鳍式晶体管的形成过程的剖面结构示意图；图17是从所述第一外延层底部至第一覆盖层顶部的方向上，第一外延层和第一覆盖层内锗、硅和硼的原子百分比浓度变化曲线；图18是从所述第二外延层底部至第二覆盖层顶部的方向上，第二外延层和第二覆盖层内锗、硅和磷的原子百分比浓度变化曲线。具体实施方式如
技术介绍
所述，随着半导体器件尺寸的缩小，现有的鳍式场效应晶体管的良率及可靠性下降。经过研究发现，由于外延层的材料为半导体材料，而导电结构的材料为金属，所述外延层与导电结构的接触界面处存在肖特基势垒，载流子在所述外延层与导电结构的接触界面处的跃迁难度较大，则所述外延层与导电结构之间的接触电阻较大。为了减小所述外延层与导电结构之间的接触电阻，一种方法是在应力层表面形成以金属硅化物为材料的电接触层，所述金属硅化物材料能够减小导电结构与应力层之间的接触电阻。请参考图1，图1是一种鳍式晶体管实施例的剖面结构示意图，包括：衬底100；位于衬底100表面的鳍部101；位于衬底100表面的隔离层102，所述隔离层102覆盖鳍部101的部分侧壁，且所述隔离层102的表面低于所述鳍部101的顶部表面；横跨所述鳍部101的栅极结构104，所述栅极结构104覆盖所述鳍部101的部分侧壁和顶部表面；位于所述栅极结构104两侧鳍部101内的外延层105，所述外延层105内掺杂有P型离子或N型离子；位于所述外延层105表面的覆盖层106。所述覆盖层106后续用于通过金属硅化工艺(silicide)转化为电接触层，所述电接触层的材料为金属硅化材料。具体的，所述金属硅化工艺的步骤包括：在所述覆盖层106表面形成金属层；进行退火工艺，驱动所述金属层内的金属离子扩散入所述覆盖层106内，由所述覆盖层106形成电接触层；在所述退火工艺之后，去除剩余的金属层。其中，所述覆盖层的材料通常为单晶硅，所述金属层的材料通常为镍或钴。所述电接触层用于与及后续形成的导电结构(例如导电插塞)连接，通过所述电接触层能够降低导电结构与外延层105之间的接触电阻，以此提高晶体管的性能。然而，随着半导体器件的特征尺寸不断缩小，鳍式晶体管的特征尺寸也相应缩小，则电接触层与导电结构之间的接触面积也相应缩小，使得导电结构与外延层105之间的接触电阻增大，造成鳍式晶体管的性能下降。为了增大电接触层与导电结构之间的接触电阻，一种方法是减小电接触层与外延层105之间的肖特基势垒；另一种方法是增大电接触层与外延层105接触界面处的P型离子或N型离子的掺杂浓度。然而，由于大多数金属的引入会引起半导体材料的费米能级钉扎效应(Fermilevelpinning，FLP)，因此，在以镍或钴形成电接触层之后，难以依靠掺杂P型离子或N型离子来减小所述电接触层与外延层之间的肖特基势垒。为了解决上述问题，本专利技术提供一种鳍式晶体管的形成方法。其中，所述P型区用于形成PMOS晶体管，所述N型区用于形成NMOS晶体管。在所述P型区，形成于第一外延层表面的第一覆盖层材料为硅锗，而后续在第一覆盖层表面形成的硅化层内具有钛离子，则经过第一退火工艺之后，由第一覆盖层形成的第一金属硅化层的材料为硅锗化钛。对于PMOS晶体管来说，由于所述第一外延层的材料为硅锗，基于材料本身的特性，硅锗化钛与硅锗接触的肖特基势垒小于硅化钴或硅化镍材料与硅锗材料接触的肖特基势垒。因此，所述第一金属硅化层与第一外延层接触界面处的肖特基势垒减小，则所述第一金属硅化层与第本文档来自技高网...

【技术保护点】
一种鳍式晶体管的形成方法，其特征在于，包括：提供衬底，所述衬底具有P型区和N型区，所述P型区和N型区的衬底表面分别具有鳍部，所述衬底表面具有隔离层，所述隔离层覆盖鳍部的部分侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；形成横跨所述P型区和N型区鳍部的栅极结构，所述栅极结构位于所述鳍部的部分侧壁和顶部表面；在P型区栅极结构两侧的鳍部顶部形成第一外延层；在所述第一外延层表面形成第一覆盖层，所述第一覆盖层内具有锗离子，且所述第一覆盖层内掺杂有P型离子；在N型区栅极结构两侧的鳍部顶部形成第二外延层；在所述第二外延层表面形成第二覆盖层，所述第二覆盖层内具有锗离子，所述第二覆盖层内掺杂有N型离子；至少在部分所述第一覆盖层和第二覆盖层表面形成硅化层，所述硅化层内具有钛离子；进行第一退火工艺，使所述硅化层内的钛离子扩散入第一覆盖层和第二覆盖层内，使第一覆盖层形成第一金属硅化层，使第二覆盖层形成第二金属硅化层。

【技术特征摘要】
1.一种鳍式晶体管的形成方法，其特征在于，包括：提供衬底，所述衬底具有P型区和N型区，所述P型区和N型区的衬底表面分别具有鳍部，所述衬底表面具有隔离层，所述隔离层覆盖鳍部的部分侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；形成横跨所述P型区和N型区鳍部的栅极结构，所述栅极结构位于所述鳍部的部分侧壁和顶部表面；在P型区栅极结构两侧的鳍部顶部形成第一外延层；在所述第一外延层表面形成第一覆盖层，所述第一覆盖层内具有锗离子，且所述第一覆盖层内掺杂有P型离子；在N型区栅极结构两侧的鳍部顶部形成第二外延层；在所述第二外延层表面形成第二覆盖层，所述第二覆盖层内具有锗离子，所述第二覆盖层内掺杂有N型离子；至少在部分所述第一覆盖层和第二覆盖层表面形成硅化层，所述硅化层内具有钛离子；进行第一退火工艺，使所述硅化层内的钛离子扩散入第一覆盖层和第二覆盖层内，使第一覆盖层形成第一金属硅化层，使第二覆盖层形成第二金属硅化层。2.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第一外延层的材料为硅锗；所述第一外延层内掺杂有P型离子。3.如权利要求2所述的鳍式晶体管的形成方法，其特征在于，在所述第一外延层内，锗离子的最大原子百分比浓度为第一浓度；所述第一浓度为50％。4.如权利要求3所述的鳍式晶体管的形成方法，其特征在于，在从所述第一外延层底部至顶部的方向上，第一外延层内的锗的原子百分比浓度上升至第一浓度，再下降至第二浓度；所述第二浓度为5％。5.如权利要求2所述的鳍式晶体管的形成方法，其特征在于，所述第一外延层内的P型离子为硼离子；所述第一外延层内的硼离子的掺杂浓度小于等于1E21atoms/cm3。6.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第一覆盖层的材料为硅锗；所述第一覆盖层内锗的原子百分比浓度为45％～55％；所述第一覆盖层内掺杂的P型离子为硼离子。7.如权利要求6所述的鳍式晶体管的形成方法，其特征在于，所述第一覆盖层内的硼离子的掺杂浓度大于第一外延层内的硼离子掺杂浓度。8.如权利要求7所述的鳍式晶体管的形成方法，其特征在于，所述第一覆盖层内的硼离子的掺杂浓度为1E21atoms/cm3～1E22atoms/cm3。9.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第二外延层的材料为磷化硅。10.如权利要求9所述的鳍式晶体管的形成方法，其特征在于，在所述第二外延层内，磷离子的掺杂浓度小于等于1E21atoms/cm3。1...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31