半导体封装体工艺制造技术

本发明专利技术提供了一种半导体封装工艺，以粘着层在载板上贴附晶片，而在邻近晶片边缘处暴露出部分粘着层。在晶片薄化之后，提供保护层以覆盖粘着层暴露出的部分。在薄化晶片上接合数个裸片，而后以成型化合物（ｍｏｌｄｉｎｇｃｏｍｐｏｕｎｄ）封装薄化晶片及裸片。本发明专利技术可不露出粘着层。

【技术实现步骤摘要】

本专利技术涉及半导体装置的制作，尤其涉及一种三维(3D)集成电路(ICs)的制作。
技术介绍
由于各种电子元件(也即晶体管、二极管、电阻器、电容等)的积极度的持续 改良，半导体工业已经历持续快速的成长。大部分而言，积极度的改良来自不断缩减最 小线宽，而使既定区域中可整合更多元件。三维集成电路可以解决当装置数量增加时， 装置间内连线的数量与长度的限制。形成三维集成电路的一种方法是裸片-对_晶片堆 叠接合，其晶片上接合一个或多个裸片，且裸片的尺寸可小于晶片上的芯片尺寸。为了 减少半导体封装体的厚度、增加芯片速率及用于高密度制造，目前正努力减少半导体晶 片厚度。厚度的减少可借由晶背研磨达成，晶背研磨是施行在形成电路图案的相反面， 而具有电路图案的表面通常是以粘着材料贴附至一载板用为支撑。因为薄化晶片强度不 足，容易受如弯曲及/或歪曲(warp)的影响而形变，因在以切割工艺个别的芯片封装体 之前，需以成型化合物(如热固环氧树脂(thermo-curingepoxyresin))封装晶片的表面。 然而，在晶片边缘附近露出的粘着材料，很容易受到蚀刻攻击，在暂时性载板接合及去 接合(tempor本文档来自技高网...

【技术保护点】
一种半导体封装工艺，包括：提供一晶片，该晶片具有相对的第一表面及第二表面；利用一粘着层将该晶片的第一表面贴附至一载板而暴露出邻近该晶片一边缘的部分该粘着层；自该第二表面薄化该晶片，以形成一薄化晶片；形成一保护层以覆盖该粘着层的该暴露部分；接合多个裸片在该薄化晶片上；以及利用一成型化合物封装该薄化晶片及所述多个裸片。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：邱文智，吴文进，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]