内部命令产生器件制造技术

提供一种内部命令产生器件，包括：第一标记信号产生单元，被配置为响应复位命令来产生用于设置复位时段的复位标记信号；初始脉冲信号产生单元，被配置为响应该复位标记信号来产生第一初始脉冲信号和第二初始脉冲信号；第二标记信号产生单元，被配置为响应该第一初始脉冲信号来产生用于设置器件自动初始化时段的器件自动初始化标记信号；和内部命令产生单元，被配置为响应该第二初始脉冲信号来产生在器件自动初始化时段被使能的内部刷新命令。

【技术实现步骤摘要】

本专利技术的示范实施例涉及一种内部命令产生器件。
技术介绍
半导体存储器件接收外部电压(VDD)和地电压(VSQ并且将接收的外部电压 (VDD)和地电压(VSS)转换为内部操作所需的内部电压。用于半导体器件的内部操作所需 的内部电压的示例包括提供给核心区域的核心电压(VCORE)、提供来驱动字线的高电压 (VPP)、提供给电容器的板极的单元板电压(VCP)，以及在预充电操作期间提供给位线对BL 和BLB的位线预充电电压(VBLP)。当半导体存储器件进入加电模式(电源斜坡序列)时，内部电压增长直到它顺着 外部电压(VDD)电平达到预定的电平。因此，在开始诸如读或写操作的正常操作之前需要 稳定内部电压的过程。内部电压的稳定通过内部电压的持续使用获得。因此，典型的SDRAM 通过响应于输入的外部刷新命令执行刷新操作来稳定内部电压。同时，如在说明书描述的，LPDDR2RAM接收外部复位命令并且在进入复位状态之后 对器件设置大约10 μ S的自动初始化时段。和SDRAM —样，在LPDDR2RAM的器件自动初始 化中没有输入刷新命令。因此，没有办法来稳定该内部电压。
技术实现思路
本专利技术的实施例涉及半导体存储器件的内部命令产生器件，其通过产生内部刷新 命令和执行刷新操作来稳定内部电压。在一个实施例中，内部命令产生器件包括第一标记信号产生单元，被配置为响应 复位命令来产生用于设置复位时段的复位标记信号；初始脉冲信号产生单元，被配置为响 应该复位标记信号来产生第一初始脉冲信号和第二初始脉冲信号；第二标记信号产生单 元，被配置为响应该第一初始脉冲信号来产生用于设置器件自动初始化时段的器件自动初 始化标记信号；和内部命令产生单元，被配置为响应该第二初始脉冲信号来产生在器件自 动初始化时段内被使能的内部刷新命令。在另一实施例中，内部命令产生器件包括第一标记信号产生单元，被配置为响 应复位命令来产生用于设置复位时段的复位标记信号；第一初始脉冲信号产生单元，被配 置为响应该复位标记信号来产生第一初始脉冲信号；第二标记信号产生单元，被配置为响 应该第一初始脉冲信号来产生用于设置器件自动初始化时段的器件自动初始化标记信号； 计数单元，被配置为当第二初始脉冲信号产生预设数量的次数时产生计数信号；第二初始 脉冲信号产生单元，被配置为响应第一初始脉冲信号和内部刷新命令产生第二初始脉冲信号，并且配置为响应于计数信号而停止产生第二初始脉冲信号；和内部命令产生单元，被配 置为响应该第二初始脉冲信号来产生在器件自动初始化时段中的内部刷新命令。附图说明通过结合附图的以下详细描述，上述和其它方面、特征和其他优点将更加清楚地 理解，其中图1是说明根据本专利技术的实施例的内部命令产生器件的框图。图2是说明图1的第一标记信号产生单元的电路图。图3是说明图1的初始脉冲信号产生单元的电路图。图4是说明图1的第二标记信号产生单元的电路图。图5是说明图1的内部命令产生单元的电路图。图6是说明图1的内部命令产生器件的操作的时序图。图7是说明根据本专利技术的另一实施例的内部命令产生器件的框图。图8是说明图7的第一标记信号产生单元的电路图。图9是说明图7的第一初始脉冲信号产生单元的电路图。图10是说明图7的第二标记信号产生单元的电路图。图11是说明图7的第二初始脉冲信号产生单元的电路图。图12是说明图7的内部命令产生单元的电路图。图13是说明图7的计数单元的电路图。图14是说明图13的第一熔丝信号产生单元的电路图。图15是从图13的计数单元输出的第一到第三初始计数信号的时序图；以及图16是说明图7的内部命令产生器件的操作的时序图。具体实施例方式下文中，将参考附图描述本专利技术的特定实施例。附图不必依比例决定且在某些示 例中，放大了比例以便清楚地说明本专利技术的某个特征。图1是说明根据本专利技术的实施例的内部命令产生器件的框图。参考图1，内部命令产生器件包括第一标记信号产生单元1、初始脉冲信号产生单 元2、第二标记信号产生单元3和内部命令产生单元4。如图2所示，第一标记信号产生单元1包括第一脉冲产生部分10、第一驱动部分 11、第一锁存部分12以及第一缓冲器部分13。第一脉冲产生部分10包括第一反转延迟14 和第一 OR(或)门0R1。第一反转延迟14被配置来反转和延迟器件自动初始化标记DAIF 信号并且输出第一反转延迟信号RDl。第一 OR门ORl被配置来对DAIF和RDl信号执行OR 运算并且随后产生第一脉冲信号PULl的脉冲。第一驱动部分11包括第一 PMOS晶体管Pl 和第一 NMOS晶体管W。第一 PMOS晶体管Pl配置成作为上拉元件操作以响应于第一脉冲 信号PULl来上拉驱动第一节点ndl。第一 NMOS晶体管m配置成作为下拉元件操作以响应 于复位命令RST来下拉驱动第一节点ndl。第一锁存部分12被配置有反转类型的锁存器 配置，其锁存第一节点ndl的信号。第一缓冲器部分13被配置有反转类型的缓冲器，其延 迟和缓冲第一锁存部分12的输出信号。第一标记信号产生单元1还包括第二 PMOS晶体管P2，配置来作为复位元件操作，其响应于加电信号PWRUP复位第一节点ndl。复位命令RST 是允许半导体存储器件在特定情况中进入复位状态的命令。特定情况的示例是在其中外部 控制器故障因此仅外部控制器重新引导的情况。在这种情况下，向半导体存储器件传送复 位命令RST并且允许半导体存储器件进入复位状态。如上配置的第一标记信号产生单元1在复位命令RST的脉冲产生时使得复位标记 信号RSTF能够为高电平，并且在器件自动初始化标记信号DAIF被禁止而使其成为低电平 时禁止复位标记信号RSTF而使其成为低电平。具体地，当复位命令RST的脉冲产生时，第 一驱动部分11的第一 NMOS晶体管m被驱动来将第一节点ndl下拉为低电平。第一锁存 部分12锁存和反转第一节点ndl的低电平信号，并且第一缓冲器部分13延迟和缓冲第一 锁存部分12的输出信号并且使得复位标记信号RSTF能够为高电平。当器件自动初始化标 记信号DAIF被禁止而使其成为低电平时，第一脉冲产生部分10产生第一脉冲信号PULl的 脉冲并且驱动第一驱动部分11的第一 PMOS晶体管P1。因此，第一节点ndl被上拉至高电 平。第一锁存部分12锁存和反转第一节点ndl的高电平信号，并且第一缓冲器部分13延 迟和缓冲第一锁存部分12的输出信号并且禁止复位标记信号RSTF而使其成为低电平。如图3所示，初始脉冲信号产生单元2包括第二脉冲产生部分20和第一延迟单元 21。第二脉冲产生部分20包括第二反转延迟22和第一 AND (与)门AN1。第二反转延迟 22被配置来反转和延迟复位标记信号RSTF并且输出第二反转延迟信号RD2。第一 AND门 ANl被配置来对复位标记信号RSTF和第二反转延迟信号RD2执行AND运算并且产生第一初 始脉冲信号INIP的脉冲。第一延迟部分21被配置为将第一初始脉冲信号INIP延迟预设 的延迟时间并且输出第二初始脉冲信号INIDP。如上配置的初始脉冲信号产生单元2响应于被使能为高电平的复位标记信号 RSTF产生第一初始脉冲信号INIP的脉冲，按照第一延迟部分21的延迟时间延迟第一初始 脉冲信号INIP，并且产生第二初始脉本文档来自技高网...

【技术保护点】
１．一种内部命令产生器件，包括：第一标记信号产生单元，被配置为响应复位命令来产生用于设置复位时段的复位标记信号；初始脉冲信号产生单元，被配置为响应该复位标记信号来产生第一初始脉冲信号和第二初始脉冲信号；第二标记信号产生单元，被配置为响应该第一初始脉冲信号来产生用于设置器件自动初始化时段的器件自动初始化标记信号；和内部命令产生单元，被配置为响应该第二初始脉冲信号来产生在器件自动初始化时段内被使能的内部刷新命令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李圣燮，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR