一种存储器制造技术

本发明专利技术提供一种存储器，该存储器包括第一级地址选择器、第二级地址选择器和缓存块；所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器，采用与该第二级地址选择器相连的数据总线进行数据交互；选择出的第二级地址选择器与两位地址线连接，判断与其连接的两位地址线的地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的Ｎ位地址线ｒａｍ，采用与该Ｎ位地址线ｒａｍ相连的数据总线进行数据交互。本发明专利技术提供的存储器方案节省了存储资源。

【技术实现步骤摘要】

本专利技术涉及数据处理技术，尤其涉及一种存储器。
技术介绍
参见图1，为现有技术中存储器结构示意图，该存储器包括缓存块。假设存储器的 读写总线地址位addr (15:0)，即为16位地址总线；其数据位宽为32位，即16位地址线对 应的每个地址空间为32位；该缓存块为16位地址线随机存取存储器(ram，random-access memory)，该16位地址线ram的寻址范围从0到65535。缓存块与16位地址线连接，通过地 址线可以选择出与当前16位地址对应的地址空间，缓存块还与数据总线和读写控制线连 接，在读写控制线的控制下，通过数据总线对选择出的地址空间进行数据读写。在存储器的应用当中，存在如下一种情况addr(15:12)的选址用 二进制表示，为从 0000 到 1011 ;addr (15 12)为 16 位 地址线的高四位，在该情况中，高四位只包括从0000到1011的12种情况，而不包括 1100、1101、1110、1111这四种情况。addr(ll:9)的选址用二进制表示，为从000到111 ； addr(ll:9)为16位地址线的第10、11和12位，在该情况种，这三位包括了所有可能的选 址情形。addr (8:0)的选址用二进制表示，为从000000000到101101111 (十进制为367)； addr(8:0)为16位地址线的第1至第9位，在该种情况下，这九位只包括了 368种情形，而 addr (8:0)可能的所有情形为512种。将所有的16位地址空间全部映射为实际ram的地址空间，需要开辟的存储容量为 216X 32bit = 2M bit的存储空间。然而，在上述情况下，着眼于addr (15:12)和addr (8:0)， 有未用的地址空间。这部分未用的地址空间造成了存储资源的浪费。
技术实现思路
本专利技术提供一种存储器，该存储器能够节省存储资源。—种存储器，该存储器包括第一级地址选择器、一个以上第二级地址选择器和一 个以上缓存块，每个缓存块包括一个以上N位地址线ram，每个N位地址线ram都与读写控 制线连接；第一级地址选择器与每个第二级地址选择器分别通过数据总线连接，第二级地 址选择器与各自对应的缓存块中的每个N位地址线ram分别通过数据总线连接；N位地址 线与每个N位地址线ram相连，选择出对应的地址空间，所述N位地址线为除与第一级地址 选择器和第二级地址选择器相连的地址线以外的其他地址线，N为自然数；所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地 址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的当前 地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器， 采用与该第二级地址选择器相连的数据总线进行数据交互；选择出的第二级地址选择器与两位地址线连接，与选择出的第二级地址选择器连 接的该两位地址线的地址位对应有未用的地址空间，将与选择出的第二级地址选择器连接的该两位地址线的地址位表示为地址位A，选择出的第二级地址选择器判断当前的地址位 A是否对应已用的地址空间，若是，则选择与地址位A唯一对应的N位地址线ram，通过与选 择出的该N位地址线ram相连的数据总线，在读写控制线的控制下，对所述选择出的地址空 间进行数据读写。从上述方案可以看出，本专利技术在存储器中设置第一级地址选择器和第二级地址选 择器，通过第一级选择器和第二级选择器将地址线中对应未用地址空间和实际占用的地址 空间区分出来，将未用地址空间不映射为实际缓存地址，只映射为虚拟地址；这样，节省了 未用地址空间，减少了总缓存的数据，提高了实际缓存的利用率。附图说明图1为现有存储器的结构示意图；图2为本专利技术存储器的结构示意图例一；图3为本专利技术存储器的结构示意图例二。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本 专利技术进一步详细说明。本专利技术在存储器中设置第一级地址选择器、第二级地址选择器，通过第一级选择 器和第二级选择器将地址线中对应未用地址空间和实际占用的地址空间区分出来，将未用 地址空间不映射为实际缓存地址，只映射为虚拟地址；从而，节省了未用地址空间，减少了 总缓存的数据，提高了实际缓存的利用率，实现了资源的合理配置，降低了系统成本。具体地，本专利技术提供的存储器中包括第一级地址选择器、一个以上第二级地址选 择器和一个以上缓存块，每个缓存块包括一个以上N位地址线ram，每个N位地址线ram都 与读写控制线连接；第一级地址选择器与每个第二级地址选择器分别通过数据总线连接， 第二级地址选择器与各自对应的缓存块中的每个N位地址线ram分别通过数据总线连接； N位地址线与每个N位地址线ram相连，选择出对应的地址空间，所述N位地址线为除与第 一级地址选择器和第二级地址选择器相连的地址线以外的其他地址线，N为自然数；所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地 址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的当前 地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器， 采用与该第二级地址选择器相连的数据总线进行教据交互；选择出的第二级地址选择器与两位地址线连接，与选择出的第二级地址选择器连 接的该两位地址线的地址位对应有未用的地址空间，将与选择出的第二级地址选择器连接 的该两位地址线的地址位表示为地址位A，选择出的第二级地址选择器判断当前的地址位 A是否对应已用的地址空间，若是，则选择与地址位A唯一对应的N位地址线ram，通过与选 择出的该N位地址线ram相连的数据总线，在读写控制线的控制下，对所述选择出的地址空 间进行数据读写。下面以
技术介绍
部分所举的例子进行说明，该例子中，读写总线地址为16位，数 据位宽为32位。针对
技术介绍
部分所举的情况，addr (15:12)的选址用二进制表示，为从0000到1011 ；addr(15:12)为16位地址线的高四位，在该情况中，高四位只包括从0000至Ij 1011的12种情况，而不包括1100、1101、1110、1111这四种情况。addr(ll:9)的选址用二 进制表示，为从_到111 ；addr(ll:9)为16位地址线的第10、11和12位，在该情况种， 这三位包括了所有可能的选址情形。addr(8:0)的选址用二进制表示，为从000000000到 101101111 (十进制为367) ；addr(8:0)为16位地址线的第1至第9位，在该种情况下，这 九位只包括了 368种情形，而addr(8:0)可能的所有情形为512种，也就是，addr(8:0)的 地址空间用到了 0到367，还有368到511之间的地址空间未用。这种情况中，高两位，即第 16和15位，为11时，对应未用的地址空间，为00、01、10时，对应已用的地址空间；类似地， 第9和8位为11时，对应未用的地址空间，为00、01、10时，对应已用的地址空间。本专利技术 采用多路选择器将地址线对应未用的地址空间的某些情况排除，将未用的地址空间节省出 来，以减少缓存数据。参见图2，为该实施例中存储器的结构示意图实例，本文档来自技高网...

【技术保护点】
一种存储器，其特征在于，该存储器包括第一级地址选择器、一个以上第二级地址选择器和一个以上缓存块，每个缓存块包括一个以上Ｎ位地址线随机存取存储器ｒａｍ，每个Ｎ位地址线ｒａｍ都与读写控制线连接；第一级地址选择器与每个第二级地址选择器分别通过数据总线连接，第二级地址选择器与各自对应的缓存块中的每个Ｎ位地址线ｒａｍ分别通过数据总线连接；Ｎ位地址线与每个Ｎ位地址线ｒａｍ相连，选择出对应的地址空间，所述Ｎ位地址线为除与第一级地址选择器和第二级地址选择器相连的地址线以外的其他地址线，Ｎ为自然数；所述第一级地址选择器，与外部数据总线连接，还与两位地址线连接，所述两位地址线的地址位对应有未用的地址空间；所述第一级地址选择器判断所述两位地址线的当前地址位是否对应已用的地址空间，若是，则选择与该地址位唯一对应的第二级地址选择器，采用与该第二级地址选择器相连的数据总线进行数据交互；选择出的第二级地址选择器与两位地址线连接，与选择出的第二级地址选择器连接的该两位地址线的地址位对应有未用的地址空间，将与选择出的第二级地址选择器连接的该两位地址线的地址位表示为地址位Ａ，选择出的第二级地址选择器判断当前的地址位Ａ是否对应已用的地址空间，若是，则选择与地址位Ａ唯一对应的Ｎ位地址线ｒａｍ，通过与选择出的该Ｎ位地址线ｒａｍ相连的数据总线，在读写控制线的控制下，对所述选择出的地址空间进行数据读写。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈家国，罗斌，周志国，赵天良，汤国东，张文，
申请(专利权)人：新邮通信设备有限公司，
类型：发明
国别省市：81[中国|广州]