半导体倒装芯片封装制造技术

一种半导体倒装芯片封装，其特征在于，所述半导体倒装芯片封装包括：载体基板；倒装芯片，通过多个互连电耦接于所述载体基板；所述半导体倒装芯片封装的第一输入／输出端；以及结合线，将所述第一输入／输出端电耦接于所述载体基板的第一表面上的所述多个互连的第一互连。本发明专利技术效果之一在于，所提供的半导体倒装芯片封装更加灵活并且成本低。

【技术实现步骤摘要】

本专利技术涉及半导体封装，尤其涉及半导体倒装芯片封装。
技术介绍
通常地，倒装芯片技术在形状因子尤为重要的多种消费产品中有着广泛的应用， 例如移动电话、摄录像机(camcorder)或个人数字助理(Personal DigitalAssistant， PDA)。性能上的需要与利用倒装芯片设计得到更小裸晶(die)的能力驱动着在很多应用中 采用倒装芯片封装。更小的裸晶意味着每个晶圆具有更多数量的裸晶。在倒装芯片装配为 高性能组件带来益处的同时，其成本也成为了主流应用的主要挑战。因此，需要继续付出很 多努力以降低成本。图1为根据现有技术具有特定凸块选择(bump option)的倒装芯片封装的俯视 图。图2为沿着图1沿着线1-1’的横断面的示意图。如图1与图2所示，倒装芯片封装1 包括载体基板(carrier substrate) 2与倒装芯片3，倒装芯片3安装于载体基板2之上。 倒装芯片3通过多个凸块4电耦接于载体基板2，多个凸块4根据特定凸块选择应用于倒 装芯片3的活性表面。举例来说，在多输入/输出(Input/Output，1/0)至单球 的情况下， 倒装芯片3的活性表面上的两个凸块区5a与5b相应的与载体基板2的上表面的两个焊盘 6a与6b对准。两个焊盘6a与6b通过共享电路走线(trace) 6c的方式与载体基板2的底部上的 相同焊接球7电耦接。根据特定凸块选择，凸块区5b是空的，也就是说，未被选择的凸块区 5b上没有形成凸块，而将凸块4a应用于选择的凸块区5a，藉此根据特定凸块选择可以决定 倒装芯片封装的特定功能。上面描述的倒装芯片封装的成本高，部分原因在于每个凸块选项需要不同的凸块 屏蔽(mask)。另外，当在存货(stock)中保留倒装芯片的裸晶时，IC设计公司通常会遇到 讨厌的裸晶版本管理问题。这是因为不同的凸块选择会导致不同的裸晶版本。基于倒装芯 片封装的特性，一旦凸块选择被利用并且裸晶版本确定，就没有办法改变或是重做。
技术实现思路
有鉴于此，本专利技术提供一种半导体倒装芯片封装。—种半导体倒装芯片封装包括载体基板；倒装芯片，通过多个互连电耦接于所 述载体基板；所述半导体倒装芯片封装的第一输入/输出端；以及结合线，将所述第一输入 /输出端电耦接于所述载体基板的第一表面上的所述多个互连的第一互连。一种半导体倒装芯片封装，包括载体基板；倒装芯片，安装于所述载体基板上， 所述倒装芯片包括第一输入/输出焊盘与第二输入/输出焊盘，所述第一输入/输出焊盘 与所述第二输入/输出焊盘位于所述倒装芯片的活性表面上，其中所述第一输入/输出焊 盘与所述第二输入/输出焊盘之间的切换由焊线来实施。本专利技术效果之一在于，所提供的半导体倒装芯片封装更加灵活并且成本低。以下为根据多个图式对本专利技术的较佳实施例进行详细描述，所属
技术人 员阅读后应可明确了解本专利技术的目的。附图说明图1为根据 现有技术具有特定凸块选择的倒装芯片封装的俯视图。图2为图1沿着线1-1’的横断面的示意图。图3为根据本专利技术一个实施例的倒装芯片封装的俯视图。图4为图3中倒装芯片封装的横断面的示意图。具体实施例方式为了让本专利技术之目的、特征、及优点能更明显易懂，下文特举较佳实施例做详细之 说明。实施例是为说明本专利技术之用，并非用以限制本专利技术。本专利技术的保护范围以所附权利 要求为准。在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中 具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书 及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异 来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用 语，故应解释成“包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连 接手段。因此，若文中描述一第一组件耦接于一第二组件，则代表该第一组件可直接电气连 接于该第二组件，或透过其他组件或连接手段间接地电气连接至该第二组件。请参考图3和图4。图3为根据本专利技术一个实施例的倒装芯片封装的俯视图。图4 为图3中倒装芯片封装的横断面的示意图。如图3和图4所示，倒装芯片封装10包括载体基 板20与倒装芯片30，倒装芯片30安装于载体基板20的第一表面20a上。倒装芯片30通过 多个互连(interconnection)电耦接于载体基板20。此实施例中，互连包括第一互连以及 第二互连，第一互连可为凸块(例如凸块40、第一凸块或第二凸块，第一凸块可为凸块40a， 第二凸块可为凸块40b)、第二互连可为焊盘(例如第一焊盘或第二焊盘，第一焊盘可为焊 盘60a，第二焊盘可为焊盘60b)，其中，凸块电耦接于倒装芯片30，焊盘位于第一表面20a 上，焊盘电耦接于凸块。然而，互连可以为任何其他能够在倒装芯片30与载体基板20之间 提供电互连的结构，例如铜柱(copperpillar)或其他类似结构。载体基板20可为任何适合 倒装芯片装配的IC载体基板或芯片载体。举例来说，载体基板20可为印刷电路板(Printed Wiring Board, PffB) 此实施例中，倒装芯片30可由封装(encapsulation) 440 (例如模料 (molding compound))或底部填充(underfill)进行囊封。封装440或底部填充也可至少 覆盖载体基板20的第一表面20a的一部分。同样，倒装芯片30可通过多个凸块40电耦接于载体基板20，多个凸块40应用于 倒装芯片30的活性表面30a。多个凸块40可形成于相应的凸块区50上，凸块区50位于倒 装芯片30的活性表面30a上。根据本专利技术的实施例，凸块区50为重新布线层(Redistributed Layer, RDL)并 且电耦接于相应的1/0焊盘80，1/0焊盘80位于倒装芯片30的活性表面30a的周边。I/ 0焊盘80包括第一 1/0焊盘(例如1/0焊盘80a)与第二 1/0焊盘(例如1/0焊盘80b)。尽管在此实施例中，I/O焊盘80位于倒装芯片30的活性表面30a的周边，至少一部分I/O 焊盘可为选择性位于倒装芯片30的中间区域。RDL处理是本领域公知常识，因此省略更多 描述。需要了解的是，本专利技术也可应用于非RDL芯片或裸晶。举例来说，倒装芯片30的活性表面30a上的两个凸块区50a与50b相应的与载体基板20的第一表面上的两个焊盘60a与60b对准。两个凸块区50a与50b重新分配并且 分别产生于I/O焊盘80a与80b。两个凸块区50a与50b相应于半导体封装10的相同I/O 端，例如焊接球70或引线(lead)。两个凸块区50a与50b分别植入凸块40a与40b，使得 凸块区50a通过凸块40a电耦接于焊盘60a，凸块区50b通过凸块40b电耦接于焊盘60b。 凸块40a、凸块区50a以及焊盘60a相应于I/O焊盘80a。凸块40b、凸块区50b以及焊盘 60b相应于I/O焊盘80b。焊盘60a与60b通过电路走线IOla与电路走线IOlb分别耦接于第一线结合导 脚(wire-bonding finger)(例如线结合导脚102a)与第三线结合导脚(例如线结合导脚 102b)。焊盘60a与60b、电路走线IOla本文档来自技高网...

【技术保护点】
一种半导体倒装芯片封装，其特征在于，所述半导体倒装芯片封装包括：载体基板；倒装芯片，通过多个互连电耦接于所述载体基板；所述半导体倒装芯片封装的第一输入／输出端；以及结合线，将所述第一输入／输出端电耦接于所述载体基板的第一表面上的所述多个互连的第一互连。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：谢东宪，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]