一种包含环绕井的具有静电放电容忍的输入／输出垫电路制造技术

本发明专利技术是有关于一种包含环绕井的具有静电放电容忍的输入／输出垫电路，包括一半导体主体，具有一第一导电类型，以及一接触垫。一环绕井具有一第二导电类型，且布局为一环而环绕于该半导体主体中的一作为静电放电电路的区域。此环绕井是相对较深的，且除了定义一作为静电放电电路的区域外，还提供一二极管的一第一端点形成于半导体主体中。在该环绕井所环绕的一区域内，一二极管与该接触垫耦接，及一晶体管与一参考电压耦接，此两者是串联且在该半导体主体中形成一寄生装置。

An input / output pad circuit with an electrostatic discharge capacitor including a surrounding well

The present invention relates to an input / output pad circuit with an electrostatic discharge capacitance including a surrounding well, comprising a half conductor body, a first conductive type, and a contact pad. A surrounding well having a second conductivity type, and arranged as a ring surrounding an area of the semiconductor body as an electrostatic discharge circuit. The surrounding well is relatively deep, and in addition to defining an area as an electrostatic discharge circuit, a first endpoint of a diode is formed in the semiconductor body. In a region surrounding the surrounding well, a diode is coupled to the contact pad, and a transistor is coupled to a reference voltage, both of which are connected in series and a parasitic device formed in the semiconductor body.

【技术实现步骤摘要】

本专利技术涉及一种集成电路中的静电放电保护电路，特别是涉及一种包含环绕井的 具有静电放电容忍的输入/输出垫电路。
技术介绍
集成电路中常常包括有一静电放电保护电路与输入/输出垫耦接。一个代表性 的静电放电保护电路可参阅Sailing等人的美国专利号6858902，标题为“EFFICIENT ESD PROTECTION WITH APPLICATION FOR LOW CAPACITANCE1/0 PADS”。如Mlling等人的美国专利说明书图4中所示，一种先前技术的静电放电保护电 路包括一二极管位于此接触垫与供应电位VDD之间，其会在具有高正电压至VDD的静电放 电事件时漏电以限制高电压的操作。此静电放电保护电路也包括一场效应晶体管位于此接 触垫与地之间，具有寄生双极晶体管或是硅控整流器(SCR)结构。此场效应晶体管和寄生 双极晶体管/硅控整流器(SCR)结构具有一触发电压其会开启且在静电事件时放电。最好是希望静电放电保护电路具有一致的触发电压，其可以快速地回应静电放电 事件，且可以处理高电压的操作，也可以用在集成电路的输入/输出垫。由此可见，上述现有的静电放电保护电路与输入/输出垫耦接的电路结构在使用 上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂 商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产 品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创 设一种新型结构的包含环绕井的具有静电放电容忍的输入/输出垫电路，实属当前重要研 发课题之一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的目的在于，克服现有的静电放电保护电路与输入/输出垫耦接的电路结 构存在的缺陷，而提供一种新型结构的包含环绕井的具有静电放电容忍的输入/输出垫电 路，所要解决的技术问题是使其藉由将放电事件中的电流限定在一放电区域内，而具有一 致的触发电压，可以快速地回应静电放电事件，非常适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出 的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，其包括一半导体主体，具有 一第一导电类型；一接触垫在该半导体主体上；一环绕井在该半导体主体中，与该接触垫 耦接且具有一第二导电类型，该环绕井环绕于该半导体主体中的一区域；以及一静电放电 电路在该半导体主体中的该区域内，包括一二极管与该接触垫耦接，及一晶体管适用于与 一参考电压耦接，以在该半导体主体的一放电区域中提供一介于该接触垫与该参考电压之 间的放电电流路径。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，包括一内部井在该半导体主体中的该区域内，且具有该第二导电类型；该二极管的一第一端点，包括一 掺杂区域在该内部井中，具有该第一导电类型，该第一端点与该接触垫耦接；该二极管的一 第二端点，包括一掺杂区域在该内部井中，具有该第二导电类型；该晶体管的一源极及一漏 极在该主体的该区域内，具有该第二导电类型；一主体端点在该主体中，具有该第一导电类 型在该区域内，该主体端点适用于与该参考电压及该晶体管的该源极耦接；一偏压端点在 该主体中，具有该第二导电类型在该区域内介于该内部井与该漏极之间，该偏压端点与一 电压源耦接；以及一内连接在该主体中且将该二极管的该第二端点与该晶体管的该漏极耦 接。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，其中所述的主 体端点、该源极及该漏极具有深度，而该环绕井具有一环绕井深度，其远超过该主体端点、 该源极及该漏极至少一者的深度。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，其中所述的主 体端点、该源极及该漏极具有深度，而该环绕井具有一环绕井深度，其为该主体端点、该源 极及该漏极至少一者的深度的二倍到十倍。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，包括一环绕井 沟渠绝缘体在该主体中介于该环绕井与该区域之间，且具有一环绕沟渠深度，该环绕井在 该主体中具有一深度是大于该环绕沟渠深度。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，包括一内部沟 渠绝缘体在该主体中介于该内部井与该漏极之间，且具有一内部沟渠深度，该漏极在该主 体中具有一深度是小于该内部沟渠深度。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，其中所述的区 域包括一第一部分及一第二部分，且包括一内部沟渠绝缘体在该主体中介于该区域的该 第一部分与该第二部分之间；一环绕井沟渠绝缘体在该主体中介于该环绕井与该区域之 间，且具有一环绕沟渠深度，该环绕井在该主体中具有一深度是大于该环绕沟渠深度；一内 部井在该主体中的该区域的该第一部分内，且具有该第二导电类型，该内部井在该主体中 具有一深度是大于该环绕沟渠深度；该二极管的一第一端点，包括一掺杂区域在该内部井 中，具有该第一导电类型，该第一端点与该接触垫耦接；该二极管的一第二端点，包括一掺 杂区域在该内部井中，具有该第二导电类型；该晶体管的一源极及一漏极在该主体的该区 域的该第二部分内，具有该第二导电类型；一主体端点在该主体中，具有该第一导电类型在 该区域的该第二部分内，该主体端点适用于与该参考电压及该晶体管的该源极耦接；一偏 压端点在该主体中，具有该第二导电类型在该区域内介于该第一部分与该第二部分之间， 该偏压端点适用于与一电压源耦接；以及该二极管的该第二端点与该晶体管的该漏极耦 接。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，其中所述的漏 极是通过一第二场效应晶体管与该二极管的该第二端点耦接。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，其中所述的晶 体管具有一栅极适用于与该参考电压耦接。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，其中所述的晶体管包含一场晶体管。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的 一种包含环绕井的具有静电放电容忍的输入/输出垫电路，其包括一半导体主体，具有一 第一导电类型；一接触垫在该半导体主体上；一环绕井在该半导体主体中，与该接触垫耦 接且具有一第二导电类型，该环绕井环绕于该半导体主体中的一区域；一闭锁防止偏压端 点在该主体中，具有该第二导电类型，且分割该区域为一第一部分及一第二部分，该闭锁防 止偏压端点适用于与一电压源耦接；一内部井在该主体中的该区域的该第一部分内，且具 有该第二导电类型；一掺杂区域在该内部井中，具有该第一导电类型，是做为一二极管的一 第一端点且与该接触垫耦接；该二极管的一第二端点包括一掺杂区域在该内部井中，具有 该第二导电类型；一晶体管的一源极及一漏极在该主体的该区域的该第二部分内，具有该 第二导电类型；以及一主体端点在该主体中，具有该第一导电类型在该区域的该第二部分 内，该主体端点适用于与一参考电压及该晶体管的该源极耦接。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的一种包含环绕井的具有静电放电容忍的输入/输出垫电路，包括多个沟 渠绝缘体介于该环绕井与该区域之间、介于该二极管的该第一端点与该第二端点之间、介 于该内部井与该闭锁防止偏本文档来自技高网...

【技术保护点】
１．一种包含环绕井的具有静电放电容忍的输入／输出垫电路，其特征在于其包括：一半导体主体，具有一第一导电类型；一接触垫在该半导体主体上；一环绕井在该半导体主体中，与该接触垫耦接且具有一第二导电类型，该环绕井环绕于该半导体主体中的一区域；以及一静电放电电路在该半导体主体中的该区域内，包括一二极管与该接触垫耦接，及一晶体管适用于与一参考电压耦接，以在该半导体主体的一放电区域中提供一介于该接触垫与该参考电压之间的放电电流路径。

【技术特征摘要】

【专利技术属性】
技术研发人员：王世钰，吕佳伶，陈彦宇，刘玉莲，卢道政，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]