刚挠性电路板及其制造方法技术

本发明专利技术提供一种刚挠性电路板及其制造方法，刚挠性电路板(100)具有：绝缘基板(10a)；挠性电路板(130)，其被配置于上述绝缘基板(10a)的侧方；以及绝缘层(20a、30a)，其被配置于上述绝缘基板(10a)与上述挠性电路板(130)之间的交界部上，使上述挠性电路板(130)的至少一部分(R100)暴露。并且，上述挠性电路板(130)在上述绝缘基板(10a)侧的端部变薄。

【技术实现步骤摘要】

本专利技术涉及一种一部分由挠性基板构成的能够弯曲的。4中刚挠性电路板，该刚挠性电路板从挠性部至刚性部设 4中刚挠性电路板，该刚挠性电路板在刚性部与挠性部之
技术介绍
在专利文献1中公开了一种刚挠性电路板，该刚挠性电路板通过在刚性基板的两面覆盖树脂片来使挠性部与刚性部一体化。使用光刻技术来去除构成挠性部的感光性树脂片。在专利文献2中公开了一种刚挠性电路板，该刚挠性电路板在挠性电路板的两面按照粘接片、刚性材料的顺序层叠有粘接片、刚性材料。在挠性电路板的导体图案(布线层)上配置有覆盖膜。在专利文献3中公开了一种具有弯曲的挠性电路板的刚挠性电路板。挠性电路板上的导体图案弯曲并覆盖刚性部。在专利文献4中公开了-置有弯曲的导体图案。在专利文献5中公开了-间的交界附近配置有导体图案。专利文献1 日本国专利申请公开2004-319962号公报专利文献2 日本国专利申请公开平7-58424号公报专利文献3 日本国专利申请公开2005-244024号公报专利文献4 日本国专利申请公开2006-156502号公报专利文献5 日本国专利第4021472号公报在专利文献1中公开的刚挠性电路板中，在刚性基板的两面覆盖有树脂片，因此认为弯曲性较低。在专利文献2中公开的刚挠性电路板中，在整面(层的整体)配置有挠性电路板， 因此挠性电路板的端部不被支承。因此认为固定挠性电路板的力较弱。在专利文献3中公开的刚挠性电路板中，挠性电路板一边弯曲一边覆盖刚性部， 因此认为挠性部与刚性部的粘接力较低。在专利文献4中公开的刚挠性电路板中，导体图案从挠性部至刚性部形成。而且， 该导体图案夹着挠性部。因此认为挠性部的弯曲性较低。在专利文献5中公开的刚挠性电路板中，刚性部的导体图案夹持挠性电路板。但是，利用该夹持来进行的固定有时可能不充分。
技术实现思路
本专利技术是鉴于上述情形而完成的，目的在于提供一种通过提高挠性部与刚性部的连接可靠性等而具有良好的电特性的。本专利技术的第一技术方案的刚挠性电路板具有绝缘基板；挠性电路板，其被配置于上述绝缘基板的侧方；以及绝缘层，其被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，其中，上述挠性电路板在上述绝缘基板侧的端部变薄。本专利技术的第二技术方案的刚挠性电路板的制造方法包括以下工序在绝缘基板的侧方配置挠性电路板；以使上述挠性电路板的至少一部分暴露的方式，在上述绝缘基板与上述挠性电路板之间的交界部上配置绝缘层；将上述所配置的上述绝缘基板、上述挠性电路板以及上述绝缘层进行加压来使它们一体化，使上述挠性电路板在上述绝缘基板侧的端部变薄。根据本专利技术，能够提供一种通过提高挠性部与刚性部的连接可靠性等而具有良好的电特性的。附图说明图1是本专利技术的实施方式1的刚挠性电路板的剖视图。图2是本专利技术的实施方式1的刚挠性电路板的俯视图。图3是实施方式1的挠性电路板的剖视图。图4是放大表示图1中的局部区域的剖视图。图5A是表示F-R连接部附近中的布线层的形态为直列(straight)(直线状平行排列)的示例的图。图5B是表示布线层在F-R连接部附近呈扇状散开(fan out)的示例的图。图6是表示本专利技术的实施方式的刚挠性电路板的制造方法的流程图。图7A是用于说明芯基板的制造方法的第一工序的图。图7B是用于说明7A的工序之后的第二工序的图。图7C是用于说明7B的工序之后的第三工序的图。图7D是用于说明7C的工序之后的第四工序的图。图8是用于说明加工绝缘层的方法的第一工序的图。图9是用于说明图8的工序之后的第二工序的图。图IOA是用于说明挠性电路板的制造方法的第一工序的图。图IOB是用于说明图IOA的工序之后的第二工序的图。图IOC是用于说明图IOB的工序之后的第三工序的图。图11是用于说明图IOC的工序之后的第四工序的图。图12是用于说明图11的工序之后的第五工序的图。图13是用于说明形成层叠体的第一工序的图。图14是用于说明图13的工序之后的第二工序的图。图15是用于说明图14的工序之后的第三工序的图。图16是用于说明图15的工序之后的第四工序的图。图17是用于说明对层叠体(芯层)的积层的第一工序的图。图18是用于说明图17的工序之后的第二工序的图。图19是用于说明图18的工序之后的第三工序的图。图20是用于说明图19的工序之后的第四工序的图。图21是用于说明图20的工序之后的第五工序的图。图22是用于说明形成挠性部的工序的图。图23是本专利技术的实施方式2的刚挠性电路板的剖视图。图M是实施方式2的挠性电路板的剖视图。图25是放大表示图23中的局部区域的剖视图。图沈是本专利技术的实施方式3的刚挠性电路板的剖视图。图27是实施方式3的挠性电路板的剖视图。图28是放大表示图沈中的局部区域的剖视图。图四是挠性电路板的端面为斜面的示例的图。图30是表示配置于挠性电路板的侧方的绝缘层的端面为斜面的示例的图。图31是表示挠性电路板的端面与绝缘层的端面大致平行的示例的图。图32是表示挠性电路板的端面与绝缘层的端面不平行的示例的图。图33是表示挠性电路板的一端面与绝缘层的端面不平行而挠性电路板的另一端面与绝缘层的端面大致平行的示例的图。图34是表示挠性部与刚性部之间的交界附近的绝缘层越接近交界越呈台阶状地变低的结构的图。图35是表示挠性部与刚性部之间的交界附近的绝缘层越接近交界越连续地变低的第一结构的图。图36是表示挠性部与刚性部之间的交界附近的绝缘层越接近交界越连续地变低的第二结构的图。图37A是表示在锥形部中挠性电路板的厚度曲线地变薄的示例的图。图37B是表示在锥形部中挠性电路板的厚度呈台阶状地变薄的示例的图。图38A是表示在锥形部中挠性基板的厚度与覆盖层一起变薄的第一例的图。图38B是表示在锥形部中挠性基板的厚度与覆盖层一起变薄的第二例的图。图39A是表示将F-R连接部中的连接导体设为填充导体的示例的图。图39B是表示F-R连接部中的连接导体由导电性糊剂构成的示例的图。图40A是表示F-R连接部中的连接导体为通孔内的导体的第一例的图。图40B是表示F-R连接部中的连接导体为通孔内的导体的第二例的图。图41是表示形成于挠性电路板的两面的布线层的仅一个与刚性部的导体图案电连接的示例的图。图42是表示挠性电路板的端部的仅单面呈锥形的示例的图。图43A是表示连接导体等的横截面的形状的第一其它例的图。图4 是表示连接导体等的横截面的形状的第二其它例的图。图43C是表示连接导体等的横截面的形状的第三其它例的图。图44A是表示F-R连接部中的连接导体的纵截面的形状的第一其它例的图。图44B是表示F-R连接部中的连接导体的纵截面的形状的第二其它例的图。图45是表示刚性部具有从与挠性部之间的交界面突出的凸部的示例的图。图46是用于说明图45示出的凸部的效果的图。8图47是表示凸部的形态的第一其它例的图。图48A是表示凸部的形态的第二其它例的图。图48B是表示凸部的形态的第三其它例的图。图49A是表示刚性部具有层数相互不同的多个区域的示例的图。图49B是图49A的A-A剖视图。图50A是表示刚性部具有层数相互不同的三个区域的示例的图。图50B是表示两个刚性部分别具有层数相互不同的多个区域的示例的图。图51是表示具有两组与挠性电路板相连接的芯本文档来自技高网...

【技术保护点】
１．一种刚挠性电路板，其特征在于，具备：绝缘基板；挠性电路板，其被配置于上述绝缘基板的侧方；以及绝缘层，其被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，上述挠性电路板在上述绝缘基板侧的端部变薄。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：长沼伸幸，高桥通昌，青山雅一，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：JP