半导体封装体及其制造方法技术

本发明专利技术公开了一种半导体封装体及其制造方法。所述半导体封装体包括：芯片；芯片表面保护层，形成在芯片上，并且覆盖芯片上除了将要形成芯片焊盘的区域之外的区域；芯片焊盘，形成在芯片上方未被芯片表面保护层覆盖的区域上；芯片上引线胶带，形成在芯片表面保护层上；引脚，形成在芯片上引线胶带上，将引脚与芯片表面保护层相结合；导电元件，形成在芯片表面保护层的一部分以及芯片焊盘上，通过导电元件将芯片焊盘与引脚电连接；树脂，用于封装以上元件。

【技术实现步骤摘要】

本专利技术涉及一种。更具体地讲，本专利技术涉及一种采用 导电元件将芯片焊盘与引线框架的引脚互连的。
技术介绍
随着半导体封装技术的发展，对半导体封装体的可靠性、散热性等提出了更高的 要求。图1示出了根据现有技术的芯片上引线(lead on chip, L0C)封装体的示意图。图 2示出了根据现有技术的图1中示出的LOC封装体的剖视图。参照图1和图2，根据现有技术的半导体封装体100包括芯片10 ；芯片表面保护 层14，形成在芯片10上方，覆盖芯片10的除了将要形成芯片焊盘12的区域之外的区域；芯 片焊盘12，形成在芯片10的未被芯片表面保护层14覆盖的区域上；芯片上引线胶带(L0C 胶带)13，形成在芯片表面保护层14上，其中，LOC胶带13为粘合剂，在贴片过程中在高温 高压作用下将引脚11贴合在芯片表面保护层14上；引脚11，形成在LOC胶带13上，通过 LOC胶带13将引脚11与芯片表面保护层14结合；金线15，通过键合将芯片焊盘12电连接 到引脚11 ；环氧树脂(图中未示出)，用于封装以上元件，从而得到半导体封装体。传统的LOC封装体使用金线键合方法将芯片与引线框架的引脚互连，该方法存在 以下缺点金线材料和所采用设备的成本较高；对高频率芯片的互连存在局限性；这种LOC 封装体的散热性能较差。
技术实现思路
为了解决现有技术中的上述问题，本专利技术提供了一种半导体封装体及其制造方 法。根据本专利技术的通过导电元件将芯片焊盘与引脚电连接，从 而可以降低工艺成本，并且这种制造方法可以用在高频芯片的封装中。根据本专利技术的一方面，提供了一种半导体封装体，所述半导体封装体包括芯片； 芯片表面保护层，形成在芯片上，并且覆盖芯片上除了将要形成芯片焊盘的区域之外的区 域；芯片焊盘，形成在芯片上方未被芯片表面保护层覆盖的区域上；芯片上引线胶带，形成 在芯片表面保护层上；引脚，形成在芯片上引线胶带上，将引脚与芯片表面保护层相结合； 导电元件，形成在芯片表面保护层的一部分以及芯片焊盘上，通过导电元件将芯片焊盘与 引脚电连接；树脂，用于封装以上元件。优选地，所述导电元件为焊膏或导电胶膜。根据本专利技术的另一方面，提供了一种制造半导体封装体的方法，所述方法包括以 下步骤提供芯片；在芯片上除了将要形成芯片焊盘之外的区域上形成芯片表面保护层； 在芯片表面保护层的一部分和芯片焊盘上形成导电元件；通过所述导电元件将引脚与芯片 焊盘电连接。附图说明图1示出了根据现有技术的LOC封装体的示意图。图2示出了图1中示出的根据现有技术的LOC封装体的剖视图。图3示出了根据本专利技术的LOC封装体的示意图。图4示出了根据本专利技术第一示例性实施例的LOC封装体的剖视图。图5示出了根据本专利技术第一示例性实施例的制造LOC封装体的方法的工艺流程图。图6A、图7A、图8A分别示出了根据本专利技术第一示例性实施例的制造LOC封装体的 方法的步骤的示意图。图6B、图7B、图8B分别示出了根据本专利技术第一示例性实施例的制造LOC封装体的 方法的步骤的剖视图。图9示出了根据本专利技术第二示例性实施例的LOC封装体的剖视图。图10示出了根据本专利技术第二示例性实施例的制造LOC封装体的方法的工艺流程 图。图11A、图12A、图13A分别示出了根据本专利技术第二示例性实施例的制造LOC封装 体的方法的步骤的示意图。图11B、图12B、图1 分别示出了根据本专利技术第二示例性实施例的制造LOC封装 体的方法的步骤的剖视图。具体实施例方式根据本专利技术的采用导电元件来代替传统的金线将芯 片焊盘电连接到引线框架的引脚，从而实现芯片焊盘与引脚互连。在下文中，将参照附图对本专利技术的实施例进行详细地描述。参照图3和图4，根据本专利技术第一示例性实施例的LOC封装体200包括芯片20 ； 芯片表面保护层对，形成在芯片20上方，覆盖芯片20的除了将要形成芯片焊盘22的区域 之外的区域；芯片焊盘22，形成在芯片20的未被芯片表面保护层M覆盖的区域上；LOC胶 带23，形成在芯片表面保护层M上；引脚21，形成在LOC胶带23上，通过LOC胶带23将引 脚21与芯片表面保护层24结合；导电元件沈，在该实施例中，导电元件沈为焊膏，导电元 件沈形成在芯片焊盘22以及芯片表面保护层M的一部分上，通过导电元件沈在芯片表 面保护层M上再分布，使芯片焊盘22与引线框架的引脚21在引脚21的正下方实现电连 接。另外，LOC封装体200还包括环氧树脂(图中未示出)，用于封装以上元件。因此，根据本专利技术第一示例性实施例的半导体封装体200采用焊膏来代替现有技 术中的金线将芯片焊盘与引线框架的引脚电连接，并且实现了焊膏在芯片表面保护层M 上的再分布。因此，根据本专利技术的半导体封装体可以为高频芯片的封装体，并且具有良好的 散热性能。此外，根据本专利技术的半导体封装体降低了制造成本。图5示出了根据本专利技术第一示例性实施例的制造LOC封装体的方法的工艺流程 图。图6A至图8B分别示出了根据本专利技术第一示例性实施例的制造LOC封装体的方法的步 骤的示意图和剖视图。参照图5至图8B，根据本专利技术第一示例性实施例的制造LOC封装体的方法包括以 下步骤将晶圆的背面减薄；将背面减薄后的晶圆切割成预定的大小的芯片，并且将分离后的芯片通过支撑胶带固定在框架上；通过丝网印刷或点胶在芯片表面保护层上形成导电 元件，即，形成焊膏，其中，导电元件的宽度根据芯片焊盘的尺寸决定，导电元件的厚度根据 LOC胶带的厚度决定；贴芯片；执行回流焊，使导电元件固化；通过铸模工艺用环氧树脂进 行封装；后固化；切边；镀锡；成型，从而得到半导体封装体。图6A至图8B具体示出了根据本专利技术第一示例性实施例的半导体封装体的制造方 法。参照图6A和图6B，首先提供芯片20，在芯片20的除了将要形成芯片焊盘22之外的区 域上形成芯片表面保护层对。参照图7A和图7B，通过丝网印刷或者点胶方法将焊膏形成 在芯片焊盘22以及芯片表面保护层M的一部分上。参照图8A和图8B，在芯片表面保护 层M上粘贴LOC胶带23，然后在LOC胶带23上设置引线框架的引脚21。然后，通过回流 焊工艺使得引脚21与焊膏沈固定，从而完成了芯片焊盘22与引脚21的互连。根据本专利技术的方法，通过焊膏沈的再分布，芯片焊盘22除了可以电连接到位于芯 片焊盘22正上方的引脚之外，芯片焊盘22还可以电连接到位于其它位置上的引脚，从而可 以增大焊盘之间的间隙(参照图8A)。下面将参照图9至图1 来详细描述根据本专利技术第二示例性实施例的半导体封装 体及其制造方法。除了采用导电胶膜作为导电元件将芯片焊盘与引线框架的引脚连接之 外，根据本专利技术第二示例性实施例的与根据本专利技术第一示例性 实施例的相同。下面将仅针对第一实施例与第二实施例的区别 进行详细描述。参照图10，根据本专利技术第二示例性实施例的制造半导体封装体的方法，在经过将 晶圆的背面减薄、将晶圆切成预定大小的芯片之后，将导电胶膜贴在芯片上。然后，贴芯片， 进行烘烤，使导电胶膜固化；通过铸模工艺用环氧树脂进行封装，后固化，切边，镀锡，成型， 从而得到半导体封装体。参照图9至图13B，根据本专利技术第二示例性实施例的半导体封装体300包括芯片 30 ；芯片表面保护层34，形成在芯片30上方，覆盖芯片30的除了将要形成芯片焊盘32的 本文档来自技高网...

【技术保护点】
一种半导体封装体，所述半导体封装体包括：芯片；芯片表面保护层，形成在芯片上，并且覆盖芯片上除了将要形成芯片焊盘的区域之外的区域；芯片焊盘，形成在芯片上方未被芯片表面保护层覆盖的区域上；芯片上引线胶带，形成在芯片表面保护层上；引脚，形成在芯片上引线胶带上，将引脚与芯片表面保护层相结合；导电元件，形成在芯片表面保护层的一部分以及芯片焊盘上，通过导电元件将芯片焊盘与引脚电连接；树脂，用于封装以上元件。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈强，
申请(专利权)人：三星半导体中国研究开发有限公司，三星电子株式会社，
类型：发明
国别省市：32[中国|江苏]