非易失性存储器装置及其损耗平均方法制造方法及图纸

本发明专利技术提供一种非易失性存储器装置及其损耗平均方法。其中损耗平均方法包括：首先，依据非易失性存储器的多个实体块地址分割出一数据存储区及一空白阵列区。接着，比较空白阵列区中多个数据块的历史程序化次数。最后，将空白阵列区中历史程序化次数最大的数据块对应的实体块地址与数据存储区中多个数据块所对应的多个实体块地址之一进行交换。

【技术实现步骤摘要】

本专利技术涉及一种非易失性存储器，且特别涉及一种非易失性存储器装置及其损耗 平均(wear leveling)方法。
技术介绍
快闪存储器(flash memory)是一种可编程(programmable)的只读存储器(read only memory, ROM)，其允许被多次的抹除并更新所存储的数据。这种快闪存储器在现今的 电子产品中的应用非常广泛，常见在存储卡及随身盘等作为数字电子产品间交换数据的媒 介。通常，快闪存储器被划分成多个数据块(block)，而每一个数据块中又被细分为许 多容量相同的数据页(page)。在此，快闪存储器存在着一个限制，就是在当对快闪存储器进 行数据的更新时，必须需针对要被更新的地址所在的数据块进行抹除的动作后，再把新的 数据写入。然而，快闪存储器中的每一个数据块进行数据抹除是有一定的寿命(抹除次数) 的限制。为了有效提升快闪存储器的使用寿命，现有技术提出一种所谓的损耗平均(wear leveling)的技术来使每个数据块的抹除次数能够较为平均。请参照图1 图3，图1 图3现有的快闪存储器的损耗平均存取方法的示意图。 在图1中，快闪存储器110依据其实体块地址(physical block address) PBAO PBA767分 成3个分区，实体块地址亦称为实体地址或者物理地址。其中，实体块地址PBAO PBA255 为第一分区DIV0，实体块地址PBA256 PBA511为第二分区DIVl，而实体块地址PBA512 PBA767为第三分区DIV2。然后，针对第一分区DIVO依据逻辑块地址LBAO LBA255建立 对应查找表120。由于第一分区DIVO包括256个数据块(每一个实体块地址表示对应一 个数据块)。其中，对应查找表120存储的数据代表逻辑块地址(logical block address) 及实体块地址的对应关系。在图1中，逻辑块地址LBAO与实体块地址PBAO相对应。接着请参照图2，现有的损耗平均技术还包括建立空白阵列区130，空白阵列区 130记录未被写入数据的数据块的实体块地址。在图2中，图中左侧的对应查找表120皆为 空白(未被写入)，而图中左侧的空白阵列区130则记录出所有的实体块地址PBAO PBAN 皆为空白。然而在执行存取命令210后，由于逻辑块地址LBAO LBA2要被写入，因此，快闪 存储器依据空白阵列区130的记录提供实体块地址PBA0、PBA1、PBA2分别对应逻辑块地址 LBAO, LBAU LBA2以存储数据。也因此，图2右侧的对应查找表120对应逻辑块地址LBA0、 LBAU LBA2的存储栏位分别存入实体块地址ΡΒΑ0、PBAU PBA2。而图2右侧的空白阵列区 130也移除了原先实体块地址PBAO、PBA 1、PBA2的记录。接着继续参照图3，此时执行存取命令310以针对逻辑块地址LBAl、LBA2进行数 据的更新。依据空白阵列区130(如图3左侧)来提供实体块地址PBA3、PBA4来存入要更 新至逻辑块地址LBA1、LBA2的数据。并且将实体块地址ΡΒΑ0、PBAl清除，并加入空白阵列 区130(如图3右侧所示)。此种现有的损耗平均技术因为对应查找表120与快闪存储器的实体块地址必须一对一存在，而需要相当大的存储空间，而空白阵列区130也需要多的存储空间。换言之， 此种现有的损耗平均技术是需要较高的成本的。
技术实现思路
本专利技术提供一种，可有效平均非易失性存 储器中的各块的历史程序化次数，以延长非易失性存储器的使用寿命。本专利技术提出一种非易失性存储器的损耗平均方法，首先，将非易失性存储器的多 个实体块地址分割出一数据存储区及一空白阵列区。接着，比较空白阵列区中多个数据块 的历史程序化次数。之后，将空白阵列区中历史程序化次数最大的数据块改配置在该数据 存储区，以及将数据存储区中多个数据块之的一改配置在该空白阵列区。在本专利技术的一实施例中，当数据存储区需要被写入一更新数据时，空白阵列区被 用来存放更新数据。本专利技术提出一种存储器装置，包括一非易失性存储器以及一控制器。控制器耦接 非易失性存储器。控制器将非易失性存储器分割出一数据存储区及一空白阵列区。当控制 器进行一损耗平均方法时，所述损耗平均方法包括比较空白阵列区中多个数据块的历史 程序化次数，以将空白阵列区中历史程序化次数最大的数据块改配置在该数据存储区，以 及将数据存储区中多个数据块的一者改配置在该空白阵列区。基于上述，本专利技术利用在数据存储区中一个数据块来与空白阵列区中历史程序化 次数最多的数据块进行交换，以延长非易失性存储器的使用寿命。为让本专利技术的上述特征和优点能还明显易懂，下面特举实施例，并配合附图作详 细说明如下。附图说明图1 图3现有的快闪存储器的损耗平均存取方法的示意图。图4为本专利技术的非易失性存储器的损耗平均方法的一实施例的操作流程图。图5A 图5B以及图6为本专利技术的非易失性存储器的损耗平均方法的实施例的操 作示意图。图7为本专利技术的一实施例的非易失性存储器控制装置的方块图。主要元件符号说明110:快闪存储器；120、520 对应查找表；130、512 空白阵列区； 210、310 存取命令；510,740 非易失性存储器；511 数据存储区；610 损耗平均方法；700 存储器控制装置；710 控制器；720 存储装置；730:传输接口；STO ST3999 存储栏位；EC 历史程序化次数； DIVO 第一分区；DIVl 第二分区；DIV2 第三分区；PAG000 PAG255 页面；PBAO PBA4095、PBAN 实体块地址；S410 S430 存储器损耗平均方法的步骤；LBAO LBA245、LBAN、LBAM、LDIVO, LDIV15 逻辑块地址。具体实施例方式以下请参照图4，图4为本专利技术的非易失性存储器的损耗平均方法的一实施例的 操作流程图。并请同时参照图5A 图5B以及图6所的本专利技术的非易失性存储器的损耗平 均方法的实施例的操作示意图。其中，非易失性存储器(Non-volatile memory, NVM)例如 是掩模只读存储器(Mask Read-OnlyMemory,Mask ROM)、可编程只读存储器(Programmable Read-Only Memory，PROM)、可擦除可编程只读存储器(Erasable Programmable Read-Only Memory, EPR0M)、电子式可擦除可编程只读存储器(Electrically ErasableProgrammable Read-Only Memory, EEPR0M)或快闪存储器。在本实施例中，存取非易失性存储器的步骤包括首先，步骤S410依据非易失性 存储器的多个物理地址即实体块地址分割出数据存储区以及空白阵列区，实体块地址亦可 称之为实体地址。如图5A所示，非易失性存储器510具有实体块地址PBAO PBA4095，非 易失性存储器510被分割为数据存储区511以及空白阵列区512。其中，在本实施例中的数 据存储区511包括实体块地址PBAO PBA3999，而空白阵列区512则如同图5B所示的包括 实体块地址PBA4000 PBA4095。在此请注意，图本文档来自技高网...

【技术保护点】
一种非易失性存储器的损耗平均方法，包括：将该非易失性存储器分割出一数据存储区及一空白阵列区；以及比较该空白阵列区中多个数据块的历史程序化次数；以及将该空白阵列区中历史程序化次数最大的数据块改配置在该数据存储区，以及将该数据存储区中多个数据块之一改配置在该空白阵列区。

【技术特征摘要】

【专利技术属性】
技术研发人员：周晓薇，欧富国，
申请(专利权)人：点序科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]