一种存储器映射系统（３０）可连接至多处理配置（１）。所述多处理配置（１）包括第一处理单元和第二处理单元。所述存储器映射系统（３０）包括：主存储器，所述第二处理单元不可对其写访问，所述主存储器包括第一存储器区（３１）和第二存储器区（３２）。关联存储器（９ａ－９ｍ）与所述第二存储器区（３２）相关联。所述关联存储器（９ａ－９ｍ）包括所述第二处理单元可对其写访问的存储器区。一致性控制单元可保持在所述关联存储器（９ａ－９ｍ）中存储的数据以及在所述第二存储器区（３２）中存储的数据之间的一致性。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及存储器映射系统、请求控制器、多处理配置、中央中断请求控制器、用 于控制存储器访问的装置、方法和计算机程序产品。
技术介绍
在本领域中已知多处理配置。例如，微处理器和微控制器已知包括两个或更多个 处理核。在本领域中，这样的微处理器和微控制器称为多核处理器。然而，多处理配置需要 其他组件的优化，例如，在多核处理器情况下的中断控制器和存储器。在本领域中公开了不 同的方法来优化对于多核处理器的中断控制器。国际专利申请公开WO 97/44738公开了一种多处理计算机系统，其包括耦合至扩 展总线的中断控制器。可编程中断控制器具有在相同地址处的用于多个中央处理单元或 CPU的多个存储位置。CPU耦合至主机总线，后者随后借助于总线桥耦合至扩展总线。仲裁 器耦合至主机总线，用于仲裁在CPU之间的总线主身份。跨总线桥将CPU主机所有者标识 传送至可编程中断控制器。可编程中断控制器使用CPU主机所有者标识来确定要访问哪个 存储位置。然而，在这个现有技术文献中公开的系统的缺陷在于，如果较大多核处理器族的 一般方案以此为目标，对于中央中断请求控制器的实践方案来说这将非常复杂和成本高 昂。典型地，对于寄存器组采用保护机制，在WO 97/44738中请求的保护机制必须适用于各 个寄存器，以使得方案以最大可能性保持一般性。当向不同处理核分配一个单一寄存器的 位时(这例如可能发生在用于控制软件中断和处理器间中断的位)，这个方案的实现甚至 变得更加困难。
技术实现思路
本专利技术提供如所附权利要求中所述的一种存储器映射系统、请求控制器、多处理 配置、用于控制存储器访问的装置、方法和计算机程序产品。在从属权利要求中阐述了本专利技术的特定实施例。根据以下所述的实施例，本专利技术的这些和其他方面将变得清楚。附图说明根据实施例的实例的以下描述和附图，可得到本专利技术的进一步细节、特征和优点。 在附图中图1示出多处理配置的实施例的实例的框图；图2示出适合于图1的实例的存储器映射系统的实施例的实例；图3示出对于图2的实例的写访问；图4-7示出涉及图1的实例的多个处理单元的不同类型中断请求的处理；图8示出适合于图1的实例的外围桥的访问保护单元的框图；图9示意性示出包括多处理配置的装置的实施例的实例。具体实施例方式参照图1，其中所示的多处理配置1的实例包括多个处理单元2a-2n。多处理配置 1可包括任意适当数目个处理单元。多处理器系统1可例如包括2个或更多个(例如3个 或更多个，例如4个或更多个)处理单元。多处理配置1可例如实现为由一个晶片(die)， 或两个或更多个晶片封装在一起的一个封包。如图1所示，多处理配置1可包括请求控制器3。请求控制器3可包括存储器映射 系统30。所示的存储器映射系统30连接至处理单元2a-2n。然而，存储器映射系统30可 配置为可连接至多处理配置1的单独组件。存储器映射系统30可包括主存储器。主存储器可包括第一存储器区31和第二存 储器区32。在处理单元2a-2n中，可将一个或多个处理单元2a-2n指定为可对主存储器进 行写访问的第一处理单元。可将一个或多个处理单元2a-2n指定为不可对主存储器进行写 访问的第二处理单元。存储器映射系统30可包括一个或多个关联的存储器9a-9m，其与第二存储器区32 相关联。关联存储器9a-9m均可包括第二处理器单元中的相应一个可对其写访问的存储器 区。存储器映射系统30可包括一致性控制单元33。一致性控制单元33可保持在关联存储 器9a-9m以及第二存储器区32中存储的数据之间的一致性。因此，要保护第一存储器区31防止被各个第二处理单元意外修改。因此，在第一 存储器区31中，可存储必须保护的数据，例如多处理配置1的配置数据或其他关键数据。在 第一存储器区31中的数据可例如在操作之前被存储，以及例如被保护以防任意处理单元 写入。或者，第一处理单元可至少对主存储器的第一存储器区进行写访问。此外，在第二存储器区32和关联存储器9a-9m中的信息保持一致，从而能够由第 一处理单元使用关联存储器9a-9m中存储的数据，以及能够由第二处理单元使用第二存储 器区中存储的数据。因此，可通过简单的方式保护关键数据，而非关键数据可通过相对简单 方式由第一和第二处理单元两者来共享和/或交换和/或使用。可通过任意适合于特定方案的方式来实现存储器映射系统30。关联存储器的数 目例如可相应于处理单元的数目。例如，存储器映射系统30可包括两个或更多个关联存储 器，对于该关联存储器的每一个，相应的第二处理单元可对其进行写访问，多处理配置1中 的其他处理单元不可对其写访问。例如，每个关联存储器9a-9m可与一个第二处理单元相 关联(例如在图1的实例中，处理单元的量η可与关联存储器的量m有关，为η = m+l)和 /或每个第二处理单元可对于一个关联存储器9a-9m进行写访问。主存储器30和关联存储器9a-9m都可以是例如请求控制器3和/或多处理配置1 的存储器的一部分。例如，请求控制器3可包括存储器组，其可按寄存器组的数目来划分， 例如组A形成第一存储器区31，组B形成第二存储器区32，各个组M#l-M#m用于每个关联 存储器9a-9m。形成第一存储器区31的寄存器组可例如包括控制器3的配置寄存器，其在 请求的处理期间(例如在由处理单元2a-2n中的一个或多个执行中断期间)要保持不被修改。形成第二存储器区32的寄存器组可包括这样的寄存器，其在请求的处理期间允许被修 改，而不影响存储器映射系统形成其一部分的配置的操作。例如，第二存储器区可包括包含 关于请求处理的状态信息的寄存器，该信息可通过各个处理单元来更新。关联存储器9a-9m例如可以通过向每个关联存储器9a-9m分配寄存器组M#l_M#m 在请求控制器3的存储器中实现。对于每个组M#l-M#m，例如可以在每个位位置设置写访 问，并且例如仅仅那些允许被相应处理单元修改的位位置可被释放。例如，可使用寄存器组A中的配置字段(例如位)来确定是否允许处理单元在组B 中和/或在组M#l-M#m中写入。因此，对于寄存器组B和对于组M#l-M#m的访问权利将相 应于配置字段的设置。如果不允许处理单元做出对于各个关联存储器的访问，则可阻止其 对寄存器组B的写访问。例如可将配置位和访问权利设置为，使得仅具有最高安全级别的 处理单元可对寄存器组A和B写访问，而每个其他处理单元仅可对各个关联存储器9a-9m 写访问。第二存储器区32和关联存储器9a-9m可隔开。在第二存储器区和关联存储器之 间的距离可超过例如由存储器管理单元或存储器保护单元使用的存储器保护方案的粒度， 从而避免提供更精细粒度的存储器保护方案的需求。例如，存储器保护方案可能在字节级 提供保护(即可根据数据的每个字节设置写控制和/或读控制)，并且第二存储器区32和 关联存储器9a-9m可能不具有字节重叠。存储器区32和关联存储器9a-9m可例如被分配 存储器的不同地址范围，其间存在着至少如保护方案的粒度那样大的间隔。此外，主和/或关联存储器可以是片上存储器，并包括具有一定大小(例如X位) 的多个寄存器。存储器可例如提供有访问控制机制，其允许对于每个寄存器设置读和/或 写访问。在这种情况下，例如，主存储器可使用与关联存储器不同本文档来自技高网...
【技术保护点】
一种可连接至多处理配置（１）的存储器映射系统（３０），所述多处理配置（１）包括第一处理单元和第二处理单元，所述存储器映射系统（３０）包括：主存储器，所述第二处理单元不可对其写访问，所述主存储器包括第一存储器区（３１）和第二存储器区（３２）；关联存储器（９ａ－９ｍ），与所述第二存储器区（３２）相关联，所述关联存储器（９ａ－９ｍ）包括所述第二处理单元可对其写访问的存储器区；一致性控制单元（３３），用于保持在所述关联存储器（９ａ－９ｍ）中存储的数据以及在所述第二存储器区（３２）中存储的数据之间的一致性。
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：A雷普尔德，H阿姆贾德，LD卡布莱帕，A基施鲍姆，A特雷斯科夫，
申请(专利权)人：大陆特韦斯贸易合伙股份公司及两合公司，
类型：发明
国别省市：DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。