一种耗尽型pHEMT芯片的ESD保护电路制造技术

本实用新型专利技术公开了一种耗尽型ｐＨＥＭＴ芯片的ＥＳＤ保护电路，其在外接ＥＳＤ保护电路与芯片焊盘之间增加了一个耗尽型ｐＨＥＭＴ　Ｔ↓［１］、电阻Ｒ↓［１］和电阻Ｒ↓［２１］，Ｔ↓［１］的栅极Ｇ↓［１］通过电阻Ｒ↓［１］接地，漏极Ｄ↓［１］接芯片 焊盘Ｎ↓［１］，源极Ｓ↓［１］接芯片焊盘Ｎ↓［２］后连接至外接ＥＳＤ电路，漏极Ｄ↓［１］和源极Ｓ↓［１］之间通过电阻Ｒ↓［２１］相连，Ｃ↓［１］为栅极Ｇ↓［１］和漏极Ｄ↓［１］之间的寄生电容；其中，耗尽型ｐＨＥＭＴ的数目可以为一个或一个以上。该ＥＳＤ保护电路可以减小外接ＥＳＤ保护电路对耗尽型ｐＨＥＭＴ芯片内部射频信号的影响，同时还可以简化具有多焊盘耗尽型ｐＨＥＭＴ芯片的外围ＥＳＤ保护电路，减小芯片焊盘数，降低封装尺寸和成本。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种ESD保护电路。
技术介绍
由于p服MT (英文为Pseudomorphic High Electron Mobility Transistor, 中文为准高电子迁移率晶体管)的工作原理与普通的MOS晶体管相似，同时p服MT 的衬底为GaAs绝缘型材料，因而其可以工作在更高的频率下，而且由于采用了 绝缘性能更好的GaAs衬底，所以衬底损耗很小。这些特点使得P冊MT特别适用 于射频和微波领域的电路，例如天线开关、低噪声放大器以及功率放大器。但是，pHEMT器件本身的ESD性能很差，在不加ESD保护电路时pHEMT能够 承受的ESD电压只有人体模式250V，所以在pHEMT芯片中需要增加ESD保护电 路。由于p股MT器件本身的ESD性能很差，芯片焊盘处需要增加ESD保护电路， 对于有增强型p服MT工艺的芯片，其ESD保护电路可以采用类似于MOS晶体管的 保护电路，如图1所示。但是对于只有耗尽型工艺的pHEMT芯片则不能采用这种 结构，这是因为耗尽型p冊MT在栅源电压为零时仍然导通。目前耗尽型p服MT 芯片的ESD保护电路都是外接的，如图2所示，焊盘处需要外接一个ESD保护电 路，不过这种结构有两个缺点第一，当芯片具有多个焊盘时，就需要多个ESD 保护电路，外围电路将会变得非常复杂，大大增加芯片的封装面积和成本；第二， 当ESD保护电路外接时，焊盘与ESD保护电路之间走线变长，寄生效应严重，这 样会影响到芯片的射频性能，并且当PHEMT工艺用于开关电路或功率放大器时， 需要ESD保护电路能够承受较大的功率，而普通的ESD保护电路能够承受的功率 有限，如果选用能够承受大功率的ESD保护电路则会大大增加成本。
技术实现思路
本技术专利提出了一种新型的耗尽型P服MTESD保护电路，这种电路既 简单，又能不影响芯片的内部信号，而且可以大大降低了芯片的封装尺寸和成本。3为解决上述技术问题，本技术公开了一种耗尽型p冊MT芯片的ESD保护 电路，其在外接ESD保护电路与芯片焊盘之间增加了一个耗尽型pHEMTL、电阻 R,和电阻^， T,的栅极G,通过电阻R,接地，漏极D,接芯片焊盘N,，源极S,接芯 片焊盘N2后连接至外接ESD电路，漏极D,和源极Si之间通过电阻I^相连，d为 栅极^和漏极"之间的寄生电容。以上所述的一种耗尽型pHEMT芯片的ESD保护电路，其中，芯片焊盘与外接 ESD保护电路之间连接的耗尽型p服MT的数目可以为一个或一个以上。与以往技术相比，本技术专利有以下优点1、 本技术专利可以减小外接ESD保护电路对耗尽型pHEMT芯片内部射 频信号的影响；2、 本技术专利可以简化具有多焊盘耗尽型p冊MT芯片的外围ESD保护 电路，减小芯片焊盘数，降低封装尺寸和成本。附图说明图1为现有增强型pHEMT ESD保护电路图。 图2为现有耗尽型p服MT ESD保护电路图。 图3为本技术ESD保护电路图。 图4为本技术改良的ESD保护电路图。在图中，A表示为外部电路，B表示为内部电路，C表示为主电路，D表示为 外接ESD电路，N、 A至fvU均表示芯片焊盘。具体实施方式如附图3为一种改良的耗尽型pHEMT ESD保护电路，其实现方式是在外接 ESD保护电路与芯片焊盘N,之间增加了一个耗尽型pHEMT 1\、电阻1^和电阻1 21， L的栅极Gi通过电阻Ri接地，漏极Di接芯片焊盘N,，源极Si接芯片焊盘N"漏 极^和源极S,之间通过电阻R^相连，d为栅极&和漏极D,之间的寄生电容，当 芯片正常工作时，漏极D^卩源极S,上的电压为T,的沟道电压，此时L的栅漏电 压、栅源电压均低于其阈值电压，所以L是截止的，可以达到隔离ESD保护电路和芯片内部信号的目的。而当芯片焊盘处存在正向ESD电压时，由于寄生电容 d的影响，1\的栅极电压提高，1\的栅源电压为正向电压，所以T,导通，其工作 原理与图1的ESD保护电路的原理是一样的，静电通过外接的ESD保护电路放掉; 当芯片焊盘处存在负向ESD电压时，L相当于一个导通的二极管，静电同样会通 过外接ESD保护电路和T,放掉。图4为一种改良的多焊盘耗尽型pHEMT ESD保护电路，每个焊盘都通过如图 3的网络外接到一个ESD保护电路中，这种方案只需要共用一个外接的ESD保护 电路就可以达到保护多个焊盘的目的，保护原理与图3的原理是一样的。芯片正 常工作时，所有的隔离管(Ti TN)都是截止的，从而有效地隔离外接ESD保护电 路和芯片内部信号之间的影响，而当某一个芯片焊盘处存在ESD电压时，即会导 致相应支路的隔离管导通，静电即通过这个支路和ESD保护电路放掉，这种方案 通过共用一个外接的ESD保护电路来达到保护多个焊盘的目的，保护原理与图3 的原理是一样的，这种结构既能有效地隔离外接ESD保护电路对芯片内部信号的 影响，又能简化外接ESD保护电路，减少芯片的焊盘数，从而大大降低了芯片的 封装尺寸和成本。权利要求1、一种耗尽型pHEMT芯片的ESD保护电路，芯片焊盘与外接ESD电路电连接，其特征在于，芯片焊盘与外接ESD电路之间还包括有一个耗尽型pHEMT(T1)、电阻(R1)和电阻(R21)，(T1)的栅极(G1)通过电阻(R1)接地，漏极(D1)接芯片焊盘(N1)，源极(S1)接芯片焊盘(N2)后连接至外接ESD电路，漏极(D1)和源极(S1)之间通过电阻(R21)相连，(C1)为栅极(G1)和漏极(D1)之间的寄生电容。2、 根据权利要求l所述的一种耗尽型pHEMT芯片的ESD保护电路，其特征 在于芯片焊盘与外接ESD保护电路之间连接的耗尽型pHEMT的数目可以为一个 或一个以上。专利摘要本技术公开了一种耗尽型pHEMT芯片的ESD保护电路，其在外接ESD保护电路与芯片焊盘之间增加了一个耗尽型pHEMT T₁、电阻R₁和电阻R₂₁，T₁的栅极G₁通过电阻R₁接地，漏极D₁接芯片焊盘N₁，源极S₁接芯片焊盘N₂后连接至外接ESD电路，漏极D₁和源极S₁之间通过电阻R₂₁相连，C₁为栅极G₁和漏极D₁之间的寄生电容；其中，耗尽型pHEMT的数目可以为一个或一个以上。该ESD保护电路可以减小外接ESD保护电路对耗尽型pHEMT芯片内部射频信号的影响，同时还可以简化具有多焊盘耗尽型pHEMT芯片的本文档来自技高网...

【技术保护点】
一种耗尽型ｐＨＥＭＴ芯片的ＥＳＤ保护电路，芯片焊盘与外接ＥＳＤ电路电连接，其特征在于，芯片焊盘与外接ＥＳＤ电路之间还包括有一个耗尽型ｐＨＥＭＴ（Ｔ↓［１］）、电阻（Ｒ↓［１］）和电阻（Ｒ↓［２１］），（Ｔ↓［１］）的栅极（Ｇ↓［１］）通过电阻（Ｒ↓［１］）接地，漏极（Ｄ↓［１］）接芯片焊盘（Ｎ↓［１］），源极（Ｓ↓［１］）接芯片焊盘（Ｎ↓［２］）后连接至外接ＥＳＤ电路，漏极（Ｄ↓［１］）和源极（Ｓ↓［１］）之间通过电阻（Ｒ↓［２１］）相连，（Ｃ↓［１］）为栅极（Ｇ↓［１］）和漏极（Ｄ↓［１］）之间的寄生电容。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨亚玲，
申请(专利权)人：惠州市正源微电子有限公司，
类型：实用新型
国别省市：44[中国|广东]