一种电平位移电路制造技术

本实用新型专利技术涉及一种电平位移电路，它包括电平位移电路本体和一个二极管，它还包括两条连接在所述电平位移电路本体和二极管之间的支路，且该两条支路并联连接，其中：第一条支路包括相互连接的第一晶体管、第三晶体管和第七晶体管，其中所述的第一晶体管的栅极用于接收第一输入信号；第二条支路包括相互连接的第二晶体管、第四晶体管和第八晶体管，其中所述的第二晶体管的栅极连接有一倒相器，且该倒相器用于接收第一输入信号。通过本实用新型专利技术使得在把低压转换成高压的时候，可以将晶体管的栅极和源极之间的电压固定在合理范围内，从而驱动功率电子芯片或者驱动芯片中的驱动管，并满足驱动芯片或者功率电子芯片系统的要求。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及功率电子芯片制造领域，尤其涉及一种用于将低压转换成 高压的电平位移电路。
技术介绍
现在很多驱动芯片或者功率电子芯片系统中，都存在不同的电压，有的电压只 有几伏，有的电压则高达几十伏，由于它们之间由于存在相互制约的关系，因此它 们之间必然存在信号之间的转换，从而必须使用到用于高压转换成低压或低压转换 成高压的电平位移电路。动功率管，随着节能低功耗要求的出现，以及功率电子芯片或者驱动芯片应用范围 的不断扩大，要求芯片的低压部分很低，高压部分比较高。目前的将低压转换成高压的电平位移电路如图1所示，它包括电平位移电路本体l，和与之连接齐纳管Dl'、导通电阻R1，和晶体管Ml，，其中电平位移电路l，包 括电容Cap，、驱动管HS，、驱动管LS，和若干个常用晶体管， 一般考虑到驱动问题， 输入的驱动信号INPUT1、驱动信号INPUT2是一组同相的信号，当驱动信号 INPUT1、驱动信号INPUT2为高电平的时候，那么理论上电路的电压输出端2，的 电平VOUT，为低电平，则A点电平为低电平LV (忽略齐纳管D1，导通压降)；下 一个节拍时，驱动信号INPUT1、驱动信号INPUT2都为低电平，那么电压输出端 2'的电平VOUT，为高电平HV，由于电容Cap，的作用，A点电平为高电平HV和低 电平LV叠加后的电平(忽略齐纳管Dl，导通压降)，然而当再下一个节拍的时候， 驱动信号INPUT1、 INPUT2又变为高电平，这个时候，由于一般功率驱动管LS， 都很大，再加上寄生电容和负载等作用，使得电压输出端2，的电平VOUT，下降地 比较慢，同时考虑到驱动能力问题，因此导通电阻R1，一般只有几百欧姆，然而功 率驱动管LS，的寄生电容可大至几百皮法，且晶体管M1，的寄生电叙艮小，这样B点电平很快下降为零，而电压输出端2'的电平VOUT，还要一段时间保持为高电平 HV,这样A点的电平就很大，几乎保持为高电平HV和低电平LV叠加后的电平， 这样通过导通电阻R1，的电流很大，从而造成功耗增大，同时电平位移电路本体l， 中晶体管M2，的栅源电压差也很大，容易烧毁晶体管M2，。由于目前功率电子芯片或者驱动芯片都采用BCD (双^l性CMOS-DMOS, Bipolar CMOS DMOS )工艺，这种芯片高压部分的晶体管的初W及和源才及之间的压 差其实都比耐压要小得多，因此上述的电平位移电路只适用于电压不高的情况下，若电压很高，则会存在晶体管的栅极和源极耐压问题。因此原来的电平位移电路越 来越不能适应新的要求，并且若解决不好可能导致芯片被烧毁严重后果。
技术实现思路
为了克服上述现有技术存在的不足，本技术旨在提供一种改进的电平 位移电路，以使得在把低压转换成高压的时候，可以将晶体管的栅极和源极之间 的电压固定在合理范围内，从而驱动功率电子芯片或者驱动芯片中的驱动管，并 满足驱动芯片或者功率电子芯片系统的要求。本技术所述的一种电平位移电路，包括电平位移电路本体和一个二极 管，其特征在于它还包括两条连接在所述电平位移电路本体和二极管之间的 支路，且该两条支路并联连接，其中第一条支路包括相互连接的第一晶体管、第三晶体管和第七晶体管，其中 所迷的第 一晶体管的栅极用于接收第 一输入信号；第二条支路包括相互连接的第二晶体管、第四晶体管和第八晶体管，其中 所述的第二晶体管的栅极连接有一倒相器，且该倒相器用于接收第一输入信 号。在上述的一种电平位移电路中，所述第一条支路中第三晶体管的源极与栅 极之间连接有第五晶体管，且该第五晶体管的漏极连接有第一电阻；所述第二 条支路中第四晶体管的源极与栅极之间连接有第六晶体管，且该第六晶体管的 漏极连4妄有第二电阻；所述的第 一电阻和第二电阻同时连接到所述电平位移电 路的电压输出端。在上述的一种电平位移电路中，所述第一条支路中第七晶体管的栅极分别4与第二条支路中第八晶体管的漏极以及第四晶体管的源极连接；所述第二条支 路中第八晶体管的栅极分别与第一条支路中第七晶体管的漏极以及第三晶体 管的源极连接。由于采用了上述的技术解决方案，在本技术中，当输入信号为高电平 时，电压输出端的电平为低电平；当下一个节拍输入信号为低电平时，经过一 段时间后，电压输出端的电平上升为高电平，这样第八晶体管和第四晶体管之 间的电平等同与电压输出端的电平，即为高电平，这样就不会超过本电平位移 电路中若干晶体管栅极和源极的耐压；当下一个节拍开始的时候，输入信号又 变为高电平，电压输出端的电平降到零，这样由于弱的正反馈作用，第八晶体 管和第四晶体管之间的电平以及第七晶体管和第三晶体管之间的电平同步降低，这样就不会造成本电平位移电路中若干晶体管的损坏，从而使率电子芯片 或者驱动芯片能安全工作，并满足驱动芯片或者功率电子芯片系统的要求。附图说明图l是现有技术中电平位移电路的原理图2是本技术的一种电平位移电路的原理图。具体实施方式如图2所示，本技术，即一种电平位移电路，包括电平位移电路本体 1、 二极管Dl和两条连接在电平位移电路本体1和二极管Dl之间的支路，且 该两条支路并联连接，其中第一条支路包括相互连接的第一晶体管Ml、第三晶体管M3和第七晶体 管M7，其中第一晶体管M1的栅极用于接收第一输入信号INPUT1;第一晶体 管Ml的漏极与第三晶体管M3的漏极连接，第三晶体管M3的源极与第七晶 体管M7的漏极连接；第二条支路包括相互连接的第二晶体管M2、第四晶体管M4和第八晶体 管M8，其中第二晶体管M2的栅极连接到倒相器J的输出端，且该倒相器J用 于接收第一输入信号INPUT1;第二晶体管M2的漏极与第四晶体管M4的漏极 连接，第四晶体管M4的源极与第八晶体管M8的栅极连接。第一条支路中第三晶体管M3的源极与栅极之间连接有第五晶体管M5，该第五晶体管M5的源极和栅极同时连接到第三晶体管M3的源极，第五晶体 管M5的漏极分别连接到第三晶体管M3的的栅极和第一电阻R1的一端；第二 条支路中第四晶体管M4的源极与栅极之间连接有第六晶体管M6,该第六晶 体管M6的源极和栅极同时连接到第四晶体管M4的源极，第六晶体管M6的 漏极分别连接到第四晶体管M4的栅极和第二电阻R2的一端；第一电阻R1和 第二电阻R2同时连接到本电平位移电路的电压输出端2。第一条支路中第七晶体管M7的栅极分别与第二条支路中第八晶体管M8 的漏极以及第四晶体管M4的源极连接；第二条支路中第八晶体管M8的栅极 分别与第一条支路中第七晶体管M7的漏极以及第三晶体管M3的源极连接。电平位移电路本体1包括相互连接的晶体管M9、 MIO、 Mll、 M12、 M13、 M14、 M15、 M16、功率驱动管HS、功率驱动管LS和电容Cap，其中，晶体管 M9的漏极和晶体管M10的漏极连接；晶体管Mil的漏才及和晶体管M12的漏 极连接；晶体管M13的漏极和晶体管M14的漏极连接；晶体管M15的漏极和 晶体管M16的漏极同时与功率驱动管HS的栅极连接；功率驱动管HS的漏极 与本电平位移电路的高压端4连接；晶体管M9的源极、晶体管M11的源极、 晶体管M13的源极、晶体管M15的源极、功率驱动管HS的源极、功率驱动 管LS的漏极以及电容Cap的一端本文档来自技高网...

【技术保护点】
一种电平位移电路，包括电平位移电路本体和一个二极管（Ｄ１），其特征在于：它还包括两条连接在所述电平位移电路本体和二极管（Ｄ１）之间的支路，且该两条支路并联连接，其中：　第一条支路包括相互连接的第一晶体管（Ｍ１）、第三晶体管（Ｍ３）和第 七晶体管（Ｍ７），其中所述的第一晶体管（Ｍ１）的栅极用于接收第一输入信号；　第二条支路包括相互连接的第二晶体管（Ｍ２）、第四晶体管（Ｍ４）和第八晶体管（Ｍ８），其中所述的第二晶体管（Ｍ２）的栅极连接有一倒相器（Ｊ），且该倒相器（Ｊ）用 于接收第一输入信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：袁文师，
申请(专利权)人：上海贝岭股份有限公司，
类型：实用新型
国别省市：31[中国|上海]