可去除隔离层制造技术

提供一种形成半导体器件的方法。栅堆叠形成在衬底表面上方。提供用来在所述栅堆叠侧面形成聚合物隔离层的多个循环，其中每个循环包括提供沉积阶段，其在所述聚合物隔离层的侧面上和所述衬底表面上方沉积材料，并且提供清洁阶段，其去除所述衬底表面上方的聚合物以及成形该被沉积材料的轮廓。使用所述隔离层作为掺杂剂掩模将掺杂剂注入衬底。将所述隔离层去除。

【技术实现步骤摘要】
【国外来华专利技术】可去除隔离层
本专利技术涉及半导体器件的形成。
技术介绍
在CMOS器件形成中，在沟道上方形成栅堆叠。可以在 所述栅堆叠的侧面形成隔离层，以便所述隔离层被用作掺杂剂掩模 和空间隔离层。
技术实现思路
为了实现上面所述并且根据本专利技术的目的，提供一种形 成半导体器件的方法。栅堆叠形成在村底表面上方。提供用来在所 述栅堆叠侧面形成聚合物隔离层的多个循环，其中每个循环包括提 供沉积阶,殳，其在所述聚合物隔离层的侧面上和所述衬底表面上方 沉积材料，以及提供清洁阶段，其去除衬底表面上方的聚合物以及 成形该被沉积材料的轮廓。使用所述隔离层作为掺杂剂掩模将掺杂 剂注入衬底。将所述聚合物隔离层去除。在本专利技术的另一个形式中，通过下面的方法形成半导体。 栅堆叠形成在衬底表面上方。提供用来在所述栅堆叠侧面形成聚合 物隔离层的多个循环，其中每个循环包括提供沉积阶段，其在所述 聚合物隔离层的侧面上和所述4于底表面上方沉积初1+,并且纟是供清 洁阶段，其去除衬底表面上方的聚合物以及成形该被沉积材料的轮廓。使用所述隔离层作为掺杂剂掩模将掺杂剂注入衬底。将所述聚 合物隔离层去除。在本专利技术下面详细的描述中以及结合下面的附图将更详 细地描述本专利技术的这些和其他特征。附图说明在附图中，本专利技术作为示例而不是作为限制来说明，其 中类似的参考标号指出相似的元件，其中图1是用于本专利技术 一个实施例的器件形成的高级流程图。图2A-I是根据图1所示实施例的器件形成示意图。图3是可以被用来蚀刻和剥除的等离子体处理室示意图。图4A-B表示计算机系统，其适于实现用于本专利技术的实施例的控制器。具体实施方式现在将根据其如在附图中说明的几个实施方式来具体描述本专利技术。在下面的描述中，阐述许多具体细节以提供对本专利技术的 彻底理解。然而，对于本领域技术人员，显然，本专利技术可不利用这 些具体细节的一些或者全部而实施。在有的情况下，7>知的工艺步 骤和/或结构没有i兌明，以避免不必要的混淆本专利技术。为了便于理解，图1是用于本专利技术 一个实施例的器件形成 的高级流程图。在衬底上方形成栅堆叠(步骤104)，图2A是具有衬 底204的中间结构体200的截面视图，在该衬底上方形成栅堆叠208。衬底204具有隔离区域206。另夕卜，4吏用离子掺杂剂形成轻掺杂源和 漏区域205。在栅堆叠208的侧面形成聚合物隔离层(步骤108)。该聚 合物隔离层应用多个循环形成，其中每个循环包括沉积阶,殳(步骤 112)和轮廓成形阶段(步骤116)。图2B是在第一沉积阶段(步骤 112)提供沉积层212之后，中间结构体200的截面图。在这个示例 中，该沉积阶,爻在该衬底表面上沉积材并+。另外，所述沉积阶革殳形 成不竖直的侧壁。在这个实例中，在所述4册堆叠侧面的侧壁是面包 状地，在所述栅堆叠的最顶部形成更厚的沉积物。另外，所述侧壁 具有f瓜^)犬底部。图2C是在第一轮廓成形阶段(步骤116 )成形所述侧壁之 后，所述叠堆的截面图。第一轮廓成形阶段被用来去除沉积在所述 衬底上方的材料层以及形成所述侧壁的4仑廓。优选地，所述侧壁^皮 形成为竖直的侧壁。如图2C所示，将竖直的侧壁定义为,人底到顶与 所述衬底表面形成88。至90°之间的角的侧壁。所述4仑廓成形阶段 可以/人所述冲册堆叠的顶部上方去除沉积才才津+层，或者部分地蚀刻部 分所述材冲牛，或者留下沉积在4册堆叠208的顶部上方的材泮+ 。图2D是在第二沉积阶段(步骤112 )之后，所述叠堆的截 面图。所述第二;咒积阶革殳在所述侧壁上和所述4册堆叠的顶部上增加 所述层并且在所述一t底上方形成新的层。所述第二沉积也形成面包 状特征216。图2E是在第二轮廓成形阶段(步骤116)之后，所述叠堆 的截面图。所述第二4仑廓成形阶l殳去除所述衬底上方的材并+层并且 形成所述侧壁的4仑廓，而且其^f尤选形成竖直的侧壁。所述侧壁的厚 度可以是第一次轮廓成形阶革殳之后所述侧壁厚度的两倍，因为已经 实施了两;欠;冗禾口、。在多个循环之后，所述侧壁达到期望的厚度。如图2F所 示，然后用竖直侧壁212作掩模将掺杂剂注入到衬底204，其形成重 才参杂源和漏区i或220。决定是否需要另一个4参杂(步骤124)。如果需要额外的 掺杂，通过执行多个循环形成额外的聚合物隔离层(步骤108)，其 中每个循环包括沉积阶段(步骤112)和4仑廓成形阶段(步骤116)。 图2G是在通过多个循环形成额外的侧壁224之后，中间结构体200 的截面图，其中每个循环包括沉积阶萃殳(步骤112)和4仑廓成形阶 段(步骤116)。形成另外的离子注入而产生更多重掺杂源和漏区域 228 (步骤124 )。如图2H所示，将所述隔离层去除(步骤128)。因为所述 隔离层是由聚合物材料，所以可以用例如灰化的聚合物剥除来去除 所述隔离层。对于L形状的隔离层，使用聚合物剥除可以去除形成 该L形的聚合物顶层，而〗吏介电底层完好无损。如图21所示，至少一个应力层232形成在所述衬底和栅堆 叠上方(步骤132)。还增加了触电236。应力层232对于NMOS来说 可以是张应力层以增加该NMOS驱动电流，或者对于PMOS来说可 以是压应力层以减少该PMOS马区动电流。用聚合物形成所述隔离层允许更容易去除该隔离层，其 允许更有效的应力层的沉积。另外，该多循环工艺提供更竖直侧壁， 其才是高注入。该多循环工艺也最小化或消除所述衬底上方的沉积， 从而不需要单独的穿透。当为了更高密度的结构而将4册设为紧靠在 一起时，该多循环工艺也提供更好的沉积。实例在本专利技术的实例中，在衬底上方形成栅堆叠(步骤104)。 在这个实例中，栅堆叠208包括多晶硅、金属或氧化层上的硅化物。 衬底204可以是半导体层，例如硅晶片或多晶硅层。隔离区206可以 是用常规浅沟槽隔离工艺形成的硅氧化物区。轻掺杂源和漏区205 采用离子注入形成。在这个实例中，进行掺杂从而栅堆叠208之一 用来形成NMOS晶体管，而另 一个4册堆叠208用来形成PMOS晶体 管。在栅堆叠208的侧面形成聚合物隔离层(步骤108)。在这 个实例中，为了将聚合物隔离层形成为栅堆叠208的侧壁，将村底 204》文置在等离子处理室内。图3是可用来蚀刻和剥除的等离子处理室300的示意图。 等离子处理室300包括限制环302、上电极304、下电极308、气体源 310和」悱气泵320。气体源310可以包括S兄积物气体源和4么廓成形阶 段气体源。在等离子处理室300内，将衬底204设在在下电极308上。 下电极308结合的适当衬底夹持机构(例如静电、机械夹具等)来 夹持衬底204 。反应器顶部328结合正对下电极308设置的上电极 304。上电极304、下电极308和限制环302限定密封等离子体体积 340。气体由气体源310提供给密封等离子体体积，并且通过限制环 302和排气端口由排气泵320从密封等离子体体积排出。第一RF气体 源344电连接到上电极304 。第二RF气体源348电连接到下电极308 。 室壁352环绕限制环302、上电极304、下电极308。第一RF气体源344 和第二RF气体源348都可以包括27MHZ功率源、60MHZ功率源和 2MHZ功率源。连接到电极的RF功率的不同组合是可能的。本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法。包括：　在衬底表面上方形成栅堆叠；　提供用来在所述栅堆叠侧面形成聚合物隔离层的多个循环，其中每个循环包括：　提供沉积阶段，其在所述聚合物隔离层的侧面上和所述衬底表面上方沉积材料，并且　提供清 洁阶段，其去除所述衬底表面上方的聚合物以及成形该被沉积材料的轮廓；　使用所述聚合物隔离层作为掺杂剂掩模将掺杂剂注入所述衬底；以及　去除所述聚合物隔离层。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：金智洙，柯南江，崔大汉，列扎SM萨贾迪，迈克尔葛斯，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：US[美国]