【技术实现步骤摘要】
技术介绍
1、在半导体制造中，半导体处理中的薄膜图案化通常是重要的步骤。图案化涉及光刻。在常规的光刻技术(例如，193nm光刻)中，图案是通过以下方式印刷的：从光子源发射光子至掩模上并且将图案印刷至光敏感的光致抗蚀剂上，由此在光致抗蚀剂中引起化学反应，其在显影后去除光致抗蚀剂的某些部分以形成图案。
2、先进技术节点(如国际半导体技术发展蓝图(international technologyroadmap for semiconductors)所定义的)包括22nm、16nm以及其它的节点。在16nm节点中，例如，在镶嵌结构中的典型的通孔或线的宽度通常不大于约30nm。先进半导体集成电路(ic)及其它装置上的特征的缩放正驱动光刻技术以改善分辨率。
技术实现思路
1、抗蚀剂的干式显影可使用于例如在高分辨率图案化中形成图案化掩模。根据本公开内容的一些方面，干式显影可有利地通过半导体衬底的处理方法来实现，所述方法包括：在处理室中将已光图案化的抗蚀剂提供至半导体衬底上的衬底层上；以及通...
【技术保护点】
1.一种处理半导体衬底的方法，包括：
2.根据权利要求1所述的方法，其中去除所述已光图案化的抗蚀剂的所述未暴露部分。
3.根据权利要求1所述的方法，其中所述干式显影处理包括温和等离子体。
4.根据权利要求3所述的方法，其中所述温和等离子体在大于5mT的压力和小于约1000瓦的等离子体功率下产生。
5.根据权利要求3所述的方法，其中所述温和等离子体在大于15mT的压力和小于500瓦的等离子体功率下产生。
6.根据权利要求1所述的方法，其中所述干式显影处理包括无等离子体热处理。
7.根据权利要求1所述...
【技术特征摘要】
1.一种处理半导体衬底的方法，包括：
2.根据权利要求1所述的方法，其中去除所述已光图案化的抗蚀剂的所述未暴露部分。
3.根据权利要求1所述的方法，其中所述干式显影处理包括温和等离子体。
4.根据权利要求3所述的方法，其中所述温和等离子体在大于5mt的压力和小于约1000瓦的等离子体功率下产生。
5.根据权利要求3所述的方法，其中所述温和等离子体在大于15mt的压力和小于500瓦的等离子体功率下产生。
6.根据权利要求1所述的方法，其中所述干式显影处理包括无等离子体热处理。
7.根据权利要求1所述的方法，其中所述干式显影处理包括温和等离子体处理和无等离子体热处理的混合方法。
8.根据权利要求1所述的方法，其中所述已光图案化的抗蚀剂对选自duv、euv、x射线和电子束辐射的辐射源敏感。
9.根据权利要求1所述的方法，其中所述干式显影气体包括rxzy，其中r＝b、al、si、c、s、so，其中x>0，并且z＝cl、h、br、f、ch4，且y>0。
10.根据权利要求9所述的方法，其中所述干式显影气体包括bcl3。
11.根据权利要求9所述的方法，其中所述干式显影气体包括路易斯酸。
12.根据权利要求9所述的方法，其中所述干式显影气体包括bbr3。
13.根据权利要求9所述的方法，其中所述干式显影气体包括sof2。
14.根据权利要求9所述的方法，其中所述干式显影气体包括socl2。
15.根据权利要求1所述的方法，其中所述已光图案化的抗蚀剂为基于有机锡前体异丙基(三)(二甲氨基)锡与水蒸气的气相反应沉积的10-20nm厚的含有机锡氧化物的薄膜，所述薄膜经euv暴露剂量和暴露后烘烤处理，所述干式显影处理包括对所述已光图案化的抗蚀剂在120℃、10mt、500sccm bcl3下进行非等离子体热暴露30秒。
16.根据权利要求1所述的方法，其中所述干式显影处理在约0至300℃下进行。
17.根据权利要求1所述的方法，还包括：在干式显影形成抗蚀剂掩模之后，使用所述抗蚀剂掩模蚀刻下方的层。
18.根据权利要求1所述的方法，还包括：
19.根据权利要求18所述的方法，其中，所述干式显影和所述烘烤步骤在同一室中进行。
20.根据权利要求18所述的方法，其中，所述干式显影在第一室中进行，所述烘烤步骤在不同于第一室的第二室中进行。
21.根据权利要求1所述的方法，还包括：
22.一种用于对已光图案化的抗蚀剂进行干式显...
【专利技术属性】
技术研发人员：鲍里斯·沃洛斯基，蒂莫西·威廉·威德曼，萨曼莎·西亚姆华·坦，吴呈昊，凯文·顾，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。