非线性导体存储器制造技术

一种高速、低功率存储器装置，包括非线性导体的阵列，其中存储、地址译码和输出检测都使用二极管或者其它非线性导体来实现。在多个实施例中，行和列电阻器可以在连接到未选择的行或者列时的高电阻和连接到选择的行和列的低电阻之间转换。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及存储器装置的设计，并且更具体地，涉及使用非线性导体阵列来设计 高性能、低功率存储器装置。
技术介绍
基于二极管的信息处理装置已经存在超过半个世纪，并且在现有技术中已经披露 多种形式的二极管译码装置。参考例如美国专利号2686299、2872664和4661927。这些现 有技术的方法既有优点又有限制。
技术实现思路
根据本专利技术的实施例，低功率二极管存储器装置包括非线性导体(例如二极管) 的阵列。存储、地址译码和输出检测都使用二极管或者其它非线性导体来实现，并且该装置 可以在消耗低功率的情况下高速操作。通过译码和选择存储阵列中(或者在阵列的所分开 的分区中)的单个行和列，可以将期望电压(或者电压范围)置于存储阵列(或者所分开 的分区)中的存储位，用于读或者写。从而，在第一方面中，本专利技术的特征在于一种电子存储器装置，包括用于保存和利 于信息获取的信息电路、行和列转换开关和用于通过选择行和列转换开关来读或者写信息 电路的选择电路。信息电路包括两个重叠的多个基本并行的导体，存储位置位于每个重叠 点，并且非线性传导装置布置在至少一些存储位置处。本专利技术的实施例可以包括一个或者多个下述特征。用于选择其中一个行转换开关 的选择电路可以包括用于相对于所选择的行转换开关的阻抗来增加未选择的行转换开关 的阻抗的电路。用于增加未选择的行转换开关的阻抗的电路可以包括连接到行转换开关的 非线性传导元件的第一阵列。第一阵列中的每个非线性传导元件可包括二极管。用于选择 其中一个列转换开关的选择电路可以包括用于相对于所选择的列转换开关的阻抗来增加 未选择的列转换开关的阻抗的电路。用于增加未选择的列转换开关的阻抗的电路可以包括 连接到列转换开关的非线性传导元件的第二阵列。第二阵列中的每个非线性传导元件可包 括二极管。在一个实施例中，每个行转换开关和/或列转换开关包括增强模式的NM0S晶体管 或者基本由增强模式的NM0S晶体管组成。至少一个非线性传导装置可以在接近位于第一 和第二多个基本并行导体的重叠点处连接到第一和第二多个基本并行的导体。每个非线性 传导装置可以包括二极管、熔丝、反熔丝或者相变材料。本专利技术的一些实施例包括行转换开关和第一多个基本并行的导体之间的行译码器电路，以及列转换开关和第二多个基本并行的导体之间的列译码器电路。行译码器电路 可以包括非线性传导元件的第三阵列，每个非线性传导元件可以包括二极管。列译码器电 路可以包括非线性传导元件的第四阵列，每个非线性传导元件可包括二极管。在第二方面中，本专利技术的特征是包括提供电子存储器装置的方法，该电子存储器 装置包括存储位置网格和用于该存储位置网格的选择电路。该网格包括与之关联的多个行 和行转换开关以及与之关联的多个列和列转换开关。向行和列转换开关施加预充电电压。 通过把除了所选择的行转换开关之外的所有行转换开关上的预充电电压放电来选择行转 换开关，并且通过把除了所选择的列转换开关之外的所有列转换开关上的预充电电压放电 来选择列转换开关。向行转换开关施加行电压，从而增加连接到所选择行转换开关的所选 择行上的电压。向列转换开关施加列电压，从而降低连接到所选择列转换开关的所选择列 上的电压。在一个实施例中，施加行和列电压改变位于最接近所选行和所选列的交叉点的存 储位置处的非线性传导装置的状态。在另一个实施例中，施加行和列电压输出位于最接近 所选行和所选列的交叉点的存储位置处的非线性传导装置的状态。附图说明图1示意性示出现有技术的双重地址的整流器存储装置；图2示意性示出根据本专利技术实施例的二极管译码存储装置；图3示意性示出根据本专利技术实施例的二极管译码存储装置的时序图；图4示意性示出根据本专利技术实施例的二极管译码存储装置的简化变形；以及图5示意性示出根据本专利技术实施例的二极管译码存储装置的输出电路的简化变 形。具体实施例方式图1中示出根据美国专利号5673218的装置。在该专利中，把Vpp形式的功率109 通过电阻器101应用到行线110-117上，并且当应用互补地址输入位103时，通过二极管译 码器102使该功率从除了一个行线之外的其他所有行线断开。将互补地址输入位103作为 低电压信号(典型地，零伏或者接地)应用到每个行地址信号对输入(此处AO到A2和它 们的互补)的其中一个。具体而言，对于行线110-117，向行地址输入103应用地址。如果 要应用的行地址是“000”，则将零伏信号应用到A0、A1和A2，而将:i5、和:^浮置(例如， 浮置或者连接到高阻抗或者接近或高于Vpp的高电压)。当通过二极管行地址译码器102 施加这些输入时，AO使得行111、113、115和117被拉低(到接地的一个二极管前向电压降 内)，A1使得行112、113、116和117被拉低，并且A2使得行114-117被拉低。仅有选择的 行110保持在所应用的高电压Vpp。此外，将互补输入位作为高电压信号应用到每个列地址 信号对输入(此处是A3到A5和它们的互补)的其中一个。更具体地，对于行线120-127， 将地址应用到列地址输入104。如果要应用的列地址是“000”，则将较高的电压信号(例如， 大约3伏特)应用到石、刃和石，而A3、A4和A5保持低电平(例如，浮置或者连接到高 阻抗或者接近或处于接地的电压)。当通过二极管列地址译码器108应用这些输入时，石 使得列122、124、126和128被拉高(到列地址输入电压的一个二极管前向电压降内)，石使得列120、121、124和125被拉高，并且:^使得行120-123被拉高。仅有列127在通过其 中一个电阻器105所施加的接地的所应用的低电压输入106保持被选。该方法在操作速度 和功率之间进行了折衷。对于高速操作，电阻器101和105应该是小的，使得二极管存储矩 阵107的寄生电容不会使操作比期望的更慢(这是因为操作速度是那些电阻器和二极管和 阵列及其它的寄生电容的RC时间常数的函数)。但是，对于低功耗，电阻器101、105应该是 大的，使得当行译码器102将未选择的行拉低并且列译码器108将未选择的列拉高时功率 损失最小化。本专利技术的实施例的特征在于通过使这些电阻器101和105在连接到未选择行 或者列时的高电阻和连接到选择的行或者列时的低电阻之间有效转换，以对此折衷进行改 进。图2示出本专利技术实施例的简化视图。通过引入转换开关201、205，可以控制速度 和功率之间的上述折衷。在一个实施例中，转换开关201、205包括增强模式NM0S晶体管或 者主要由增强模式NM0S晶体管组成。由此，对转换开关201、205和233而言，术语“转换 开关”和“晶体管”在此处可以互换使用。在多个实施例中，也可以使用诸如双极型、耗尽模 式和/或PM0S晶体管的其它转换装置。在一些实施例中，电路中的所有晶体管是相同类型 的，以利于制造和降低复杂性和成本，而在其它实施例中，包括两个或者多个不同类型的转 换装置。此外，可以增加诸如产生互补行地址输入(例如使用图4中所示的晶体管231)和 产生互补列地址输入(例如使用图4中所示的晶体管232)的其他功能性。在示例性实施 例中，通过将正的预充电电压应用到预充电(PCH)输入238处，经由预充电二极管237来预 充电晶体管的栅极本文档来自技高网...

【技术保护点】
一种电子存储器装置，包括：ａ、用于保存和利于信息获取的信息电路，包括：ｉ、第一多个基本并行的导体，ｉｉ、和所述第一多个基本并行的导体重叠的第二多个基本并行的导体，ｉｉｉ、多个存储位置，每个存储位置布置接近所述第一和第二多个基本并行的导体的重叠点，ｉｖ、多个非线性传导装置，每个布置在存储位置；ｂ、多个行转换开关，每个连接到所述第一多个基本并行的导体的其中之一；ｃ、多个列转换开关，每个连接到所述第二多个基本并行的导体的其中之一；ｄ、选择电路，用于选择所述多个行转换开关的其中一个和所述多个列转换开关的其中一个来读或者写所述信息电路。

【技术特征摘要】
【国外来华专利技术】US 2007-10-29 11/926778一种电子存储器装置，包括a、用于保存和利于信息获取的信息电路，包括i、第一多个基本并行的导体，ii、和所述第一多个基本并行的导体重叠的第二多个基本并行的导体，iii、多个存储位置，每个存储位置布置接近所述第一和第二多个基本并行的导体的重叠点，iv、多个非线性传导装置，每个布置在存储位置；b、多个行转换开关，每个连接到所述第一多个基本并行的导体的其中之一；c、多个列转换开关，每个连接到所述第二多个基本并行的导体的其中之一；d、选择电路，用于选择所述多个行转换开关的其中一个和所述多个列转换开关的其中一个来读或者写所述信息电路。2.权利要求1的电子存储器装置，其中，用于选择其中一个行转换开关的选择电路包 括用于相对于所选择的行转换开关的阻抗来增加未选择的行转换开关的阻抗的电路。3.权利要求2的电子存储器装置，其中，用于相对于选择的行转换开关的阻抗增加未 选择的行转换开关的阻抗的电路包括连接到所述多个行转换开关的非线性传导元件的第 一阵列。4.权利要求3的电子存储器装置，其中，所述第一阵列中的每个非线性传导元件包括二极管。5.权利要求1的电子存储器装置，其中，用于选择其中一个列转换开关的选择电路包 括用于相对于所选择的列转换开关的阻抗来增加未选择的列转换开关的阻抗的电路。6.权利要求5的电子存储器装置，其中，用于相对于选择的列转换开关的阻抗增加未 选择的列转换开关的阻抗的电路包括连接到所述多个列转换开关的非线性传导元件的第 二阵列。7.权利要求6的电子存储器装置，其中，所述第二阵列中的每个非线性传导元件包括二极管。8.权利要求1的电子存储器装置，其中，所述多个行转换开关的每一个包括增强模式 的NMOS晶体管。9.权利要求8的电子存储器装置，其中，所述多个行转换开关的每一个基本由增强模 式的NMOS晶体管组成。10.权利要求1的电子存储器装置，其中，所述多个列转换开关的每一个包括增强模式 的NMOS晶体管。11.权利要求10的电子存储器装置，其中，所述多个列转换开关的每一个基本由增强 模式的NMOS晶体管组成。12.权利要求1的电子存储器装置，其中，所述多个非线性传导装置中的至少一个在所 述第一和第二多个基本并行的导体的重叠点处连接到所述第...

【专利技术属性】
技术研发人员：DR谢泼德，
申请(专利权)人：康拓半导体股份有限公司，
类型：发明
国别省市：US[美国]