三维立体结构电阻转换存储芯片的制备方法及芯片技术

本发明专利技术涉及到一种三维立体结构电阻转换存储芯片的制备方法及芯片。该方法中采用室温等离子体活化键合技术将已含有外围电路层、或者同时含有外围电路和平面存储结构层的基片与包含用作选通管的薄膜材料层的ＳＯＩ片键合；利用不高于４００℃低温退火增强键合强度，并使用机械减薄和化学腐蚀的方法实现低温下薄膜材料层转移；然后沉积电阻转换存储材料和导电薄膜，再经过光刻、刻蚀以及化学机械抛光等工艺，获得立体的选通管－电阻存储单元阵列。重复实施上述过程即可实现立体多层结构的电阻存储阵列，本发明专利技术中利用等离子体活化室温键合技术可以避免已有电路结构以及下层电阻存储单元因高温而产生的性能退化，因而该工艺适用于高速高密度存储芯片的开发。

【技术实现步骤摘要】

本专利技术属于半导体
，涉及一种电阻转换存储芯片的结构和制备方法，尤 其涉及一种三维电阻转换存储芯片制造工艺。
技术介绍
随着半导体技术的发展，器件尺寸进入纳米尺度，集成密度也越来越高，特征尺寸 的极限以及高密度的要求使得半导体器件立体堆叠的三维集成电路成为必然的发展趋势。 三维电路不仅能够大大提高集成度，还能显著降低互连的RC延迟，提高电路速度。存储器是集成电路最主要的应用领域之一。由于市场需求的迅速发展，相变存储 器、电阻随机存储器等电阻转换存储器成为当前研究的热点，它们将是下一代非易失性半 导体存储器的最佳候选。随着存储容量的不断加大和存储单元的不断缩小，对芯片集成度 提出了更高的要求。同时，传统平面结构的存储器因为受到尺寸不断缩小的限制、以及其相 对复杂的结构而逐渐不符合集成电路高密度高集成度的趋势，新的立体结构存储单元逐渐 成为研究热点，立体结构可以使存储器的存储单元密度成倍提升，垂直结构的互连也可以 有效降低RC延迟，提高芯片工作速度。另外，选用合适的堆叠层数，器件的单位成本也会得 到显著降低。三维立体结构电阻转换存储器的工艺过程存在一些挑战。首先需要确保外围电路本文档来自技高网...

【技术保护点】
一种三维电阻转换存储芯片的制备方法，其特征在于，包括以下步骤：１）在包含埋氧层的ＳＯＩ片表面形成用作选通管的薄膜材料层；２）基于低温等离子体活化键合技术将一包含字线或位线的半导体基片与包含所述薄膜材料层的ＳＯＩ片键合；３）将键合后的结构在４００℃以下低温进行退火处理，以加强键合强度；４）将退火处理后的结构的半导体基底表面形成保护层后，再利用ＳＯＩ片的埋氧层作为腐蚀停止层，使用先机械减薄再腐蚀的方式在１００℃以下实现所述薄膜材料层的转移；５）将已实现所述薄膜材料层转移的结构的表面进行平坦化处理后，在所述薄膜材料层表面形成包含导电层、电阻转换材料层、及导电介质阻挡层在内的多层材料层；６）将具有多层...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘旭焱，张挺，刘卫丽，宋志棠，杜小峰，顾怡峰，成岩，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：31[中国|上海]