沟槽功率ＭＯＳＦＥＴ器件制造方法技术

本发明专利技术公开了一种沟槽功率ＭＯＳＦＥＴ器件制造方法，包括：首先形成带有硬掩模的沟槽；在沟槽侧壁及底部制作介质层；利用各向异性刻蚀方法去除所述沟槽底部介质层，保留所述沟槽侧壁介质层；利用离子注入在所述沟槽底部进行硅离子注入；去除所述沟槽侧壁介质层以及所述氧化硅硬掩模；采用高温氧化形成沟槽侧壁栅氧层以及沟槽底部氧化层；形成栅极、源极以及漏极。本发明专利技术能形成比沟槽侧壁栅氧层要厚的沟槽底部氧化层，减少器件的栅极和漏极间的寄生电容，从而提高器件的开关速度以及减少动态功耗。同时本发明专利技术工艺比较简单，易于集成，能用于批量生产。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽功率MOSFET 器件制造方法。
技术介绍
沟槽结构，被广泛用于功率电子器件，如金属-氧化物-半导体场效应管(MOSFET) 和绝缘栅双极晶体管(IGBT)。由于其将导通通道从硅片的表面转移到了硅片的垂直方向， 沟槽型器件比平面型器件能在单位面积上集成更多的单元，从而使导通电阻大大得到减 低，减小了功耗。因此在功率器件中，沟槽型MOSFET器件和沟槽型IGBT器件已经被越来越 广泛的采用。如图1所示，为现有的沟槽功率MOSFET器件的单元示意图，N型外延层生长 在重掺杂N型衬底上，外延层中注入P型离子并退火形成P阱，利用刻蚀工艺在P阱中形成 沟槽，利用高温氧化形成沟槽侧壁栅氧层，同时也形成沟槽底部氧化层，沟槽中填充多晶硅 作为栅极，在沟槽上部附近的P阱中进行N型重掺杂形成源极，重掺杂N型衬底接电极作为 漏极。栅极加上一定正电压时，将会在沟槽两侧的源极和漏极之间形成导电沟道。在上述 结构中，沟槽底部氧化层厚度和沟槽侧壁栅氧层厚度基本一致，即沟槽底部氧化层为一薄 氧化层，栅极和漏极通过所述沟槽底部氧化层进行隔离，由于栅极与本文档来自技高网...

【技术保护点】
一种沟槽功率ＭＯＳＦＥＴ器件制造方法，在第一导电类型的重掺杂衬底上生长第一导电类型的外延层、制作第二导电类型的阱区、生长氧化硅硬掩模、光刻形成沟槽图形、刻蚀形成沟槽；其特征在于，还包括如下步骤：步骤一、在沟槽侧壁及底部制作介质层；步骤二、利用各向异性刻蚀方法去除所述沟槽底部介质层，保留所述沟槽侧壁介质层；步骤三、利用离子注入在所述沟槽底部进行硅离子注入；步骤四、去除所述沟槽侧壁介质层以及所述氧化硅硬掩模；步骤五、采用高温氧化形成沟槽侧壁栅氧层以及沟槽底部氧化层；步骤六、形成栅极、源极以及漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙勤，彭虎，谢烜，杨欣，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31