多层配线基板制造技术

本发明专利技术提供一种多层配线基板。多层配线基板（１００）具有：第一配线区域（１０１），其中配线（１０３ａ）和绝缘层（１０４ａ，１０４ｂ）交替地层叠；以及第二配线区域（１０２），其中相对于第一配线区域（１０１）的绝缘层的厚度Ｈ１，绝缘层（１０４）的厚度Ｈ２是２倍以上，并且相对于配线宽度Ｗ１，配线（１０３ｂ）的宽度Ｗ２为２倍以上。第一配线区域（１０１）和第二配线区域（１０２）被一体地形成在同一基板上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及包括用于搭载LSI、IC等半导体元件的基板的多层配线基板，特别地 涉及能够降低高频用途中之电信号损耗的半导体元件搭载基板和多层配线基板。
技术介绍
多层配线基板，在通过搭载半导体元件而与该半导体元件一起被收容于相同封装 中来构成半导体装置，或者在通过搭载多个电子部件(半导体装置和其他的有源体部件、 电容器和电阻元件等无源体部件等)而构成信息设备、通信设备、显示装置等电子装置方 面正被广泛地使用(例如参考专利文献1)。伴随着这些半导体装置和信息设备等近年来的 高速传输化和小型化，寻求进行信号频率的高频化和信号配线密度的高密度化，以及同时 实现高频信号的传输和高密度配线。但是，由于信号频率的高频化和信号配线密度的高密度化增加了传输损耗，因此 确保传输信号的可靠性是困难的，从而不能够解决在同一基板上实现信号配线的高密度化 和高频信号的传输的课题。专利文献1 日本特开2007-288180号公报。
技术实现思路
本专利技术是鉴于上述课题而提出的，目的在于提供一种多层配线基板，其在同一基 板上实现高频信号传输部的传输损耗的降低和低频信号传输部的高密度化。根据本专利技术，得到一种多层配线基板，其具有第一配线区域，多个第一配线层隔 着第一绝缘层而被层叠；以及第二配线区域，具有厚度为该第一绝缘层的厚度的2倍以上 的第二绝缘层，并且将宽度为所述第一配线层的宽度的2倍以上的第二配线层设置在所述 第二绝缘层上，第一配线区域和第二配线区域被一体地构成在同一基板上。作为这种结构，通过在第一配线区域中主要传输IGHz以下的频率信号，在第二配 线区域中主要将超过IGHz的高频信号优选地高速传输Icm以上的长距离，能够通过第一配 线区域维持高安装密度，并且通过第二配线区域抑制将高频信号进行长距离传输时的传输 信号的恶化。即，将第一配线区域主要用作低频信号传输部，将第二配线区域主要用作高频 信号传输部。在本专利技术中，所谓“绝缘体”或者“绝缘层”，是指由JISC3005测定的电阻率为 Ik Ω-cm以上的部件。此外，在本专利技术中，所谓“配线图案”或者“配线”，使用由JISC3005测 定的电阻率小于lkQ-cm的材料所形成的线路，并包括电路的概念。导体的截面形状不限 于矩形，也可以是圆形、椭圆形、其他的形状。绝缘体的截面形状也没有特别地限定。本专利技术中，优选地，能够使得所述第二配线区域包括具有厚度比所述第二绝缘层 厚的第三绝缘层和在该第三绝缘层上设置的宽度比所述第二配线层的宽度大的第三配线 层的部分。在本专利技术中，优选地，通过将构成所述第二配线区域的绝缘层的电介质厚度设为40微米以上，配线宽度设为30微米以上，能够更有效地抑制在主要将超过IGHz的高频信号 进行Icm以上的长距离传输时的信号损耗的恶化。在本专利技术中，优选地，通过在所述第一配线区域和第二配线区域之间的边界部的 绝缘层上，贯通该绝缘层而形成导体，并且将该导体接地，能够抑制第一配线区域和第二配 线区域的信号的相互电耦合，能够抑制来自相互的信号配线的辐射噪声。现在一般使用的信号配线的特性阻抗是50 Ω，但是通过设计所述第一和第二配线 区域的配线宽度和电介质(绝缘层)厚度以及配线厚度，使得特性阻抗优选地成为100Ω 以上，能够抑制在配线中流动的电流，从而能够降低传输损耗。此外，通过使用绝缘材料，使得所述第一配线区域和第二配线区域的绝缘层的介 电常数是2. 7以下，介质耗散因数(dissipation factor)是0. 015以下，能够抑制传输信 号的恶化。专利技术效果根据本专利技术，能够通过第一配线区域维持高安装密度，并且通过第二配线区域抑 制将高频信号进行长距离传输时的传输信号的恶化，能够在同一基板上实现多层配线基板 的信号配线的高密度化和传输信号的高频化。附图说明图1是表示本专利技术第一实施方式的多层配线基板的结构的截面图。图2是表示图1所示的多层配线基板的制作流程的截面图。图3是表示本专利技术第二实施方式的多层配线基板的结构的截面图。图4是表示本专利技术第三实施方式的多层配线基板的结构的截面图。图5是表示本专利技术的实施例1的传输线路、和作为比较例而在多层配线基板中的 第二配线区域形成了微带线(microstripe line)结构的传输线路的传输损耗和信号频率 的关系的示意图。图6是对于相对介电常数2. 6、IOGHz的介质耗散因数0. 01的电介质的情况，关于 配线宽度、电介质厚度(绝缘层厚度)和传输损耗的关系所求得的特性图。图7是对于相对介电常数2. 6、IOGHz的介质耗散因数0. 01的电介质的情况，求出 电介质厚度(绝缘层厚度)和传输损耗的关系的特性图。图8是对于相对介电常数和介质耗散因数不同的情况下，用于对电介质厚度(绝 缘层厚度)和传输损耗的关系进行比较所示出的特性图。图9是表示除频率条件以外与图8相同条件下得到的电介质厚度(绝缘层厚度) 和传输损耗的关系的特性图。图10是表示本专利技术实施例2的多层配线基板的结构的截面图。图11是用于说明图10所示的多层配线基板的制作流程的图。图12是表示实施例2中使用的微带线的配线尺寸的例子的图。图13是表示作为实施例2试制的多层配线基板的截面光学显微镜观察像的照片。图14是表示实施例2制作的微带线的传输特性的图。图15是表示实施例2制作的微带线的传输特性和高频RLGC模型的计算结果的 图。图16是关于实施例2制作的微带线的可能传输距离特性所示出的图。图17是表示实施例2制作的微带线的消耗电力特性的图。图18是将实施例2制作的微带线的传输特性与现有技术例子进行比较并表示的 图，其中假设将距离IOcm抑制为-3db损耗，能够传输的频率为fp，每1根配线的耗电为附图符号说明100多层配线基板101第一配线区域(高密度安装区域)102第二配线区域(高频传输区域)103a第一配线区域中的配线103b，103c第二配线区域中的配线104，104a，104b 绝缘层105导电膜(接地电极)具体实施例方式(第一实施方式)下面，基于附图说明本专利技术的第一实施方式。如图1所示，作为本专利技术第一实施方式之电路基板的多层配线基板100，具有第一 配线区域(多层配线区域)101和第二配线区域(多层配线区域)102。第一配线区域(多 层配线区域)101的板状或者膜状的绝缘层104a，104b和配线103a被相互层叠。对于第二 配线区域(多层配线区域)102，在绝缘层104上具有配线103b，该绝缘层104具有相对于 第一配线区域101的每1层的绝缘层厚度Hl为2倍以上的绝缘层厚度H2。配线10 的配 线宽度W2设为相对于第一配线区域101的配线103a的配线宽度Wl为2倍以上。105是导 电膜。第一实施方式的多层配线基板100被用作例如半导体元件封装基板。在该多层配 线基板100中，当为主要从半导体元件的端子传输的信号的频率超过IGHz且传输距离超过 Icm之用途时，使用第二配线区域102，除此之外使用第一配线区域101。尽管第二配线区域102中的绝缘层厚度H2没有特别限定，但是优选地，通过设为 40微米以上的膜厚，能够使IGHz以上的高频信号的传输损耗极大地降低。尽管配线10 的宽度W2没有特别限定，但是优选地，通过设为30微米以上的配线宽度，能够使IGHz以上 本文档来自技高网...

【技术保护点】
一种多层配线基板，其特征在于，具有：　　第一配线区域，多个第一配线层隔着第一绝缘层而被层叠；以及　　第二配线区域，具有厚度为该第一绝缘层的厚度的２倍以上的第二绝缘层，并且将宽度为所述第一配线层的宽度的２倍以上的第二配线层设置在所述第二绝缘层上，　　所述第一配线区域和所述第二配线区域被一体地形成在同一基板上。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：大见忠弘，须川成利，今井纮，寺本章伸，
申请(专利权)人：国立大学法人东北大学，财团法人国际科学振兴财团，
类型：发明
国别省市：JP