芯片尺寸两面连接封装件及其制造方法技术

对在半导体基板开口的孔内埋入低电阻金属，形成贯通电极。通过支承部整体连结的带布线的柱电极部件被一并固定且电连接在形成于ＬＳＩ芯片的连接区域上。在正面侧，在树脂密封后，通过剥离支承部使正面布线露出，在背面侧，磨削半导体基板，使贯通电极的前端露出。将在正面侧露出的正面布线，及在背面侧露出的贯通电极的前端分别作为外部连接用的布线进行使用。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及将半导体芯片与在位于其上下的第一主面及第二主面分别设置的外 部连接用布线连接的芯片尺寸两面连接的封装件及其制造方法。
技术介绍
芯片尺寸封装件(CSP)是指具备无限接近LSI芯片尺寸的大小、薄度的超小型 封装件，另外，晶片级芯片尺寸封装件(WLCSP)，众所周知是作为在分割成各个LSI(单 片化)之前，将LSI和电极彼此连接并用树脂将周围固定的、即在晶片上直接封装的超小 型封装件(参照非专利文献1)。作为这种晶片级芯片尺寸封装件，在专利文献1中公开 有可在上下层叠其它相同的封装件的两面电极封装件。图16是表示在专利文献1公开的现有的两面电极封装件的图。在形成有电路元 件的半导体基板的正面形成多层布线部。在该多层布线部的形成阶段在半导体基板形成 孔，在该孔内形成与多层布线部连接的贯通电极。以使贯通电极的前端露出的方式在半 导体基板的背面侧形成背面绝缘层。另外，在多层布线部最上层的布线层连接柱电极， 且该柱电极被正面绝缘层覆盖。接着，在正面侧，在从正面绝缘层露出的柱电极的前端形成突起电极，且在背 面侧，在从背面绝缘层露出的贯通电极的前端形成突起电极。这种芯片尺寸的两面电极封装件，因为其上下两面被绝缘层覆盖，所以能够容 易地进行实验，并且可以在上下自由组合其它同样结构的封装件。完成的两面电极封装 件的面积是与原来的LSI芯片完全相同大小的小型尺寸，而且，由于容易进行向基板的 搭载，因此适合于高密度安装。从该特长出发，正在推进向便携电话机、数字摄影机等 安装空间少的制品的搭载。但是，通常，半导体制造工艺分为制作LSI的前工序和对其进行封装的后工 序，覆盖前工序的专业制造商较少。现有的晶片级芯片尺寸封装件(WLCSP)的制造， 需要在晶片上进行再布线、柱电极镀敷等的处理的工艺，即，需要接近前工序的设备， 仅依靠现有的后工序设备不能够进行。因此，难以在与露出于绝缘层的表面的柱电极前 端不同的位置设置外部连接用的突起电极。现有技术文献专利文献专利文献1 日本特开2005-136187号公报专利文献2 日本特开2006-210758号公报非专利文献非专利 文献 1 http://www.casio-micronics.co.jp/product/w_csp.html、 CASIO MICRONICS株式会社网址，「W-CSP」
技术实现思路
专利技术要解决的课题本专利技术的目的在于，解决相关问题，在进行可自由在上下组合其它同样结构的 封装件的芯片尺寸两面连接封装件的制造时，将需要接近前工序的设备的工序以离线方 式集约为部件。由此，后工序制造商不需要较大的投资即可参与，能够容易地追随今后 的市场扩大。另外，本专利技术目的在于，通过简单的单元，能够在和柱电极前端不同的位置配 置外部电极。用于解决课题的方案本专利技术的，将在半导体基板上形成有LSI 区域和电极连接区域的半导体芯片，与在位于其上下的第一主面及第二主面分别设置的 外部连接用布线连接。不仅形成被支承部支承的柱电极，还对形成有与其连接的正面布 线的带布线的柱电极部件进行形成。在电极连接区域的中央或其附近，在半导体基板开 口相当于贯通电极的孔，在该孔内埋入低电阻金属，形成贯通电极。在贯通电极的上表 面区域或电极连接区域，将通过支承部而整体地连结的带布线的柱电极部件的多个柱电 极的每一个，一并固定且电连接。在第一主面侧，在半导体芯片和支承部之间的空间填 充树脂后，通过剥离支承部使正面布线露出，在第二主面侧，磨削半导体基板，使贯通 电极的前端露出。将在第一主面侧露出的正面布线及在第二主面侧露出的贯通电极的前 端分别作为外部连接用的布线使用。在所述正面布线上能够形成与其连接的外部连接用的外部电极，另外，在第二 主面侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷背面 绝缘层，能够形成与该贯通电极的前端连接的外部电极。专利技术的效果根据本专利技术，在进行可自由在上下组合其它相同结构的封装件的两面电极封装 件的制造时，能够将需要接近前工序的设备的工序以离线方式集约为部件。另外，根据本专利技术，能够以接近裸片的形式进行封装，以绝缘层覆盖封装件的 两面，因此也可以充分进行检查，且能够容易地以芯片尺寸在充分地进行了良品检查的 状态下进行三维层叠。附图说明图1 (A)是表示完成的LSI晶片的图，表示多个芯片纵横排列配置而形成的一枚 晶片，(B)是仅将其1个芯片取出并表示的放大的LSI芯片立体图，(C)是用X-X’线 切断的剖视图；图2是说明贯通电极用开口工序的图；图3是说明低电阻金属的填充的图；图4(A)是表示通过板状的支承部整体地连结的带布线的柱电极部件的细节的 图，是用于一个封装件的单体图案的侧面剖视图，(B)是其立体图，(C)是将多个单体图 案连结为一个的连结图案的立体图；图5是在将带布线的柱电极部件和LSI芯片连接前的状态下例示的图6是在将带布线的柱电极部件连接固定于LSI芯片上后，进行树脂密封后的状 态下表示的图；图7是说明硅基板磨削的图；图8是说明背面绝缘层的涂敷的图；图9是在剥离了支承部(电铸母模)后的状态下表示的图；图10是表示形成有突起电极的芯片尺寸两面连接封装件的图；图11是说明与贯通电极的露出端连接的背面布线(再布线)的形成的图；图12是在剥离了支承部(电铸母模)后的状态下表示的图；图13是表示形成有突起电极的芯片尺寸两面连接封装件的图；图14(A)是表示在多个整体地连结的状态下表示的带布线的柱电极部件的立体 图，(B)是用图中的X-X’线切断的剖视图；图15是例示第三实施方式的芯片尺寸两面连接封装件的图；图16是表示现有的两面电极封装件的图；图17表示使用光致抗蚀剂的电铸部件的制造方法的工序图。具体实施例方式下面，根据示例对本专利技术进行说明。按照其制造工序顺序，参照图1 图10对 本专利技术的第一实施方式的芯片尺寸两面连接封装件进行说明。图1是表示完成的LSI晶 片的图，(A)表示多个芯片纵横排列配置形成的一枚晶片，(B)是仅将其1个芯片取出表 示的放大的LSI芯片立体图，(C)是用X-X’线切断的剖视图。图1(B)、(C)所示的 LSI芯片是使用普通的半导体工艺技术在半导体(例如硅)基板上形成的。在硅基板上 表面形成包含有源区域及布线区域的LSI区域、和在其周围部与LSI区域连接的接合焊盘 区域。在该多个接合焊盘区域(电极连接部)的每一个分别连接后述的贯通电极或柱电 极、或者连接其双方。另外，在本说明书中，如图1(C)表示的那样，在LSI芯片中将硅 基板侧作为背面、将LSI区域侧作为正面并进行以下说明。另外，如后述那样，对在与 该接合焊盘区域电连接的贯通电极的上表面区域连接柱电极的例子进行图示并说明，柱 电极不仅能够与贯通电极的上表面区域，而且还能够与接合焊盘区域通过焊接连接(例 如回流焊)一并连接。图2是说明贯通电极用开口工序的图。在接合焊盘区域的中央或其附近，在包 括接合焊盘区域的硅基板对相当于后述的贯通电极的孔进行开孔。该孔例如为直径数 口111 3011111左右、深度5 50 iim左右。然后，在该孔内埋入低电阻金属，形成贯通 电极，但在之前，在硅基板的孔的侧面形成绝缘膜。虽能够用热氧化膜形成绝缘膜，但 优选在低温下堆积，因此，在该情况下本文档来自技高网...

【技术保护点】
一种芯片尺寸两面连接封装件，将在半导体基板上形成有ＬＳＩ区域和电极连接区域的半导体芯片，与在位于其上下的第一主面及第二主面分别设置的外部连接用布线连接，其中，　　在所述电极连接区域的需要的部位开口的孔内埋入低电阻金属，形成贯通电极，　　在所述贯通电极的上表面区域或所述电极连接区域中固定并电连接带布线的柱电极部件，该带布线的柱电极部件中不仅形成有被支承部支承的柱电极，还形成有与其连接的正面布线，　　在第一主面侧，在所述半导体芯片和所述支承部的之间的空间中填充树脂后，将通过剥离支承部露出的所述正面布线作为所述外部连接用的布线进行使用，而且，在第二主面侧，　　将通过磨削所述半导体基板而露出的所述贯通电极的前端作为所述外部连接用的布线进行使用。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：石原政道，
申请(专利权)人：国立大学法人九州工业大学，
类型：发明
国别省市：JP[日本]