薄膜晶体管液晶显示器阵列基板的制造方法技术

本发明专利技术涉及一种薄膜晶体管液晶显示器阵列基板的制造方法，包括：沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形；依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和ＴＦＴ沟道区域的图形；沉积钝化层，涂覆光刻胶后，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极；沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。本发明专利技术缩短了生产时间，提高了生产效率，降低了生产成本。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示器的制造方法，特别是一种。
技术介绍
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称 TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地 位。对于TFT-LCD来说，阵列基板以及制造工艺决定了其产品性能、成品率和价格。为了有 效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开 始的七次构图(7mask)工艺已经发展到基于狭缝光刻技术的四次构图(4mask)工艺。 现有技术的四次构图工艺具体包括采用普通掩模板通过构图工艺形成栅线、栅 电极和公共电极线图形；采用半色调或灰色调掩模板掩模版通过构图工艺形成有源层、数 据线、源电极、漏电极和TFT沟道图形；采用普通掩模板通过构图工艺在漏电极位置形成钝 化层过孔图形；采用普通掩模板通过构图工艺形成像素电极，像素电极通过钝化层过孔与 漏电极连接。 由于每次构图工艺均需要把掩模板的图形转移到薄膜图形上，而每一层薄膜图形 都需要精确地罩在另一层薄膜图形上，因此在TFT-LCD阵列基板制作过程中，所用掩模板 的数量越少，生产时间越少，生产效率越高，生产成本就越低。
技术实现思路
本专利技术的目的是提供一种，采用三次构图工艺实现阵列基板的制造，縮短生产时间，提高生产效率，降低生产成本。 为了实现上述目的，本专利技术提供了一种，包括 步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电 极线的图形； 步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源 漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和 TFT沟道区域的图形； 步骤3、在完成步骤2的基板上沉积钝化层，涂覆光刻胶后，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极； 步骤4、在完成步骤3的基板上沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。 所述步骤2包括 步骤21、在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层、半导体层和掺杂半导体层； 步骤22、在完成步骤21的基板上，采用磁控溅射或热蒸发的方法沉积源漏金属薄 膜； 步骤23、在完成步骤22的基板上涂覆一层光刻胶； 步骤24、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光 刻胶部分去除区域和光刻胶完全保留区域，其中光刻胶完全保留区域对应于数据线、源电 极和漏电极图形所在区域，光刻胶部分去除区域对应于TFT沟道区域图形所在区域，光刻 胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶 厚度没有变化，光刻胶部分去除区域的光刻胶厚度变薄，光刻胶完全去除区域的光刻胶被 完全去除，暴露出该区域的源漏金属薄膜； 步骤25、采用湿法刻蚀工艺进行第一次刻蚀，依次刻蚀掉光刻胶完全去除区域的 源漏金属薄膜、掺杂半导体层和半导体层，形成数据线、源电极和漏电极图形； 步骤26、采用灰化工艺，完全去除光刻胶部分去除区域的光刻胶，暴露出该区域的 源漏金属薄膜； 步骤27、采用干法刻蚀工艺进行第二次刻蚀，完全刻蚀掉光刻胶部分去除区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，使该区域露出半导体层，形成TFT沟道区域图形； 步骤28、剥离剩余的光刻胶。 所述步骤3包括 步骤31、在完成步骤2的基板上，采用等离子体增强化学气相沉积方法沉积钝化 层； 步骤32、在完成步骤31的基板上涂覆一层光刻胶； 步骤33、采用普通掩模板通过曝光、显影和干法刻蚀工艺，在像素区域内形成钝化 层凹坑，钝化层凹坑内的钝化层被完全刻蚀掉，且钝化层凹坑中暴露出部分漏电极。 所述步骤4包括 步骤41、利用等离子体固化光刻胶； 步骤42、采用磁控溅射或热蒸发的方法沉积一层透明导电薄膜； 步骤43、利用带膜剥离工艺去除光刻胶和覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。 所述步骤41具体为采用平行平板式等离子体放电设备通过等离子体放电实现 对光刻胶的固化，提高后续透明导电薄膜溅射工艺的稳定性和减少光刻胶对透明导电薄膜 的污染。 所述采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化 具体为采用平行平板式等离子体放电设备，气体压力为5Pa 40Pa，等离子体放电功率为 150W 250W，上下极板间距为50-70mm，固化时间为25分钟 35分钟，通过等离子体放电 对光刻胶进行固化处理。优选地，所述气体压力为30Pa，等离子体放电功率为200W，间距为 60mm，固化时间为30分钟。 本专利技术提供了一种，首先通过使用普 通掩模板的第一次构图工艺形成栅线、栅电极和公共电极线图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域，最后通过第三 次构图工艺形成钝化层凹坑图形并在钝化层凹坑内形成像素电极图形。进一步地，本专利技术 采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化，提高后续透明 导电薄膜溅射工艺的稳定性和减少光刻胶对透明导电薄膜薄膜的污染，保证了制备工艺的 可靠性和产品质量。本专利技术通过三次构图工艺即可完成薄膜晶体管液晶显示器阵列基板的 制备，简化了现有技术形成像素电极与漏电极连接过孔的步骤，减少了生产设备投入，縮短 了生产时间，提高了生产效率，降低了生产成本，本专利技术制备工艺简单、可靠，容易在实际生 产中实现，具有广泛的应用前景。此外，本专利技术像素电极直接与漏电极连接提高了电接触， 提高了良品率。附图说明 图 图平面图； 图 图结构示意图 图 图 图 图 图 图 图 图 图 图 图 图 1为本专利技术的流程图； 2为本专利技术第一次构图工艺后的3为图2中A-A向的剖面4为本专利技术第二次构图工艺后的附 1-4-7-10 13 165为图4中B-B 6为本专利技术第二 7为本专利技术第二 8为本专利技术第二 9为本专利技术第二 10为本专利技术第二 ll为本专利技术第三 12为图11中C-13为本专利技术第三 14为图13中D-15为本专利技术第三 16为图15中E-图标记说明 基板；公共电极线； 掺杂半导体层；-数据线；-光刻胶；-像素电极。向的剖面次构图工艺中涂覆光刻胶后的结构示意图； 次构图工艺中曝光显影后的结构示意图； 次构图工艺中第一次刻蚀后的结构示意图； 次构图工艺中灰化工艺后的结构示意图； 二次构图工艺中第二次刻蚀后的结构示意图； 三次构图工艺中形成钝化层凹坑后的结构示意图； -C向的剖面三次构图工艺中沉积透明导电薄膜后的结构示意图 -D向的剖面三次构图工艺中沉积透明导电薄膜后的结构示意图 -E向的剖面图。2-栅线；8-源电极； 11-钝化层； 14-钝化层凹坑；3-栅电极；6_半导体层；9-漏电极；12-源漏金属薄膜15-透明导电薄膜具体实施例方式下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。 图1为本专利技术的流程图，本文档来自技高网...

【技术保护点】
一种薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，包括：步骤１、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形；步骤２、在完成步骤１的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和ＴＦＴ沟道区域的图形；步骤３、在完成步骤２的基板上沉积钝化层，涂覆光刻胶后，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极；步骤４、在完成步骤３的基板上沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。

【技术特征摘要】
一种薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，包括步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形；步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；步骤3、在完成步骤2的基板上沉积钝化层，涂覆光刻胶后，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极；步骤4、在完成步骤3的基板上沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。2. 根据权利要求1所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤2包括步骤21、在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层、半导体层和掺杂半导体层；步骤22、在完成步骤21的基板上，采用磁控溅射或热蒸发的方法沉积源漏金属薄膜；步骤23、在完成步骤22的基板上涂覆一层光刻胶；步骤24、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶部分去除区域和光刻胶完全保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶部分去除区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶部分去除区域的光刻胶厚度变薄，光刻胶完全去除区域的光刻胶被完全去除，暴露出该区域的源漏金属薄膜；步骤25、采用湿法刻蚀工艺进行第一次刻蚀，依次刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体层和半导体层，形成数据线、源电极和漏电极图形；步骤26、采用灰化工艺，完全去除光刻胶部分去除区域的光刻胶，暴露出该区域的源漏金属薄膜；步骤27、...

【专利技术属性】
技术研发人员：孙增辉，胡文杰，张卓，邵喜斌，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：11[中国|北京]