半导体器件的制作方法及半导体器件技术

一种半导体器件的制作方法及半导体器件，其中，所述制作方法包括：提供半导体衬底；对半导体衬底进行蚀刻以形成阻挡区块；在阻挡区块二侧形成阻挡壁；在半导体衬底上形成衬底覆层，阻挡壁与衬底覆层表面具有落差；在衬底覆层和半导体衬底上形成栅氧化层和栅极；在半导体衬底内进行低掺杂离子注入；快速热退火，在半导体衬底内形成低掺杂源／漏区；在栅氧化层和栅极的相对二侧形成隔离层；在半导体衬底内形成重掺杂源／漏区。本发明专利技术技术方案主要是在半导体衬底内形成有阻挡壁，可有效阻隔源／漏区之间的相互渗透，显著改善半导体器件的短沟道效应，避免源／漏区之间发生穿通（ｐｕｎｃｈ－ｔｈｒｏｕｇｈ）效应，提升半导体器件的电学性能。同时为因超浅结工艺中结电容的降低和工艺窗口的扩大提供了更大的工艺调节空间。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及半导体器件的制作方法及半导体器件。
技术介绍
随着超大规模集成电路(Ultra Large Scale Integration, ULSI)的快速发展，集 成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，半导体器件的关 键尺寸不断变小，芯片单位面积内的半导体器件数量不断增加，在半导体器件关键尺寸减 小的同时，半导体器件图形也不断地细微化。 对于MOS晶体管，当MOS晶体管的沟道长度L縮短到可与源和漏耗尽层宽度之和 (Ws+Wd)相比拟时，器件将发生偏离长沟道的行为，即产生沟道长度L趋近于源和漏耗尽层 宽度之和(Ws+Wd)的情形，这种因沟道长度縮短而发生的对器件特性的影响，即为短沟道效 应(Short Channel Effects, SCE)，短沟道效应会使MOS晶体管的性能变坏且工作复杂化。 为了抑制短沟道效应，MOS晶体管的沟道长度须大于某一特定值Lmin，该特定值L^=A[XjCU(W^Wd)T气其中Lmin是为获得沟道亚阈值特性的最短沟道长度，Xj是源/漏区的 结深，Ws和Wd分别是源/漏区的耗尽层宽度，cU是栅本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括：提供半导体衬底；对所述半导体衬底进行蚀刻以形成阻挡区块；在所述阻挡区块的相对二侧形成阻挡壁；在半导体衬底上形成能覆盖阻挡区块和阻挡壁的衬底覆层，所述衬底覆层与半导体衬底结合为一体，所述阻挡壁与衬底覆层表面具有落差；在所述衬底覆层和半导体衬底上形成栅氧化层和栅极；在半导体衬底内进行低掺杂离子注入；快速热退火，在半导体衬底内形成低掺杂源／漏区；在栅氧化层和栅极的相对二侧形成隔离层；在半导体衬底内形成重掺杂源／漏区。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]