减少应力的芯片制造方法技术

本发明专利技术提供了一种减少应力的芯片制造方法，包括如下步骤：在衬底上生长浅沟道隔离基体，在所述浅沟道隔离基体上生长栅极；在上述芯片表面上共漏极区和栅极区涂上光刻胶；在芯片表面上未涂光刻胶区进行刻蚀；在刻蚀部位注入离子；去除芯片表面上共漏极区和栅极区的光刻胶；清洗芯片表面上共漏极区和栅极区的光刻胶。其中去除光刻胶的步骤具体为：湿法去除芯片表面上共漏极区和栅极区的部分刻胶；干法去除芯片表面上共漏极区和栅极区的剩余刻胶。本发明专利技术在去除光刻胶时，先进行湿法去除部分光刻胶，然后再采用干法去除剩余光刻胶，有效避免了干法工艺中由于所述光刻胶硬化而产生的应力，从而有效克服了电路的失效问题，提高生产良率和产品的品质。

【技术实现步骤摘要】

本专利技术涉及芯片制造领域，尤其涉及在芯片制造清洗过程中减少光刻胶硬化产生应力的制造方法。
技术介绍
光刻工艺是整个集成电路制造过程中的一个重要工艺，光刻工艺是利用光刻胶在 感光前和感光后对化学溶液溶解度的差别而将图形转移到芯片上，然后进行腐蚀并进行注 入离子，在完成上述工序之后，作为刻蚀阻挡层的光刻胶不再需要，需要将残留的光刻胶从 表面上清除干净，才能进行后续工序。 目前，在半导体制程上，传统的进行去除光刻胶的方法主要有干法去除和湿法去 除，干法去除光刻胶的主要优点是消除了液体槽和对化学品的操作，但是干法对于金属离 子的去除没有效果，由于在注入离子工艺过程中，离子除了扩散到需要部位外，也有大量的 离子扩散到光刻胶区域，由于离子的注入导致光刻胶聚合使得光刻胶硬化，请参阅图1所 示，当注入离子工艺完成后采用干法去除光刻胶而进行烘焙时，由于温度的升高，硬化的光 刻胶5难以迅速汽化而膨胀，从而对两侧的栅极3产生如图箭头所示方向的应力，甚至将两 侧栅极3挤压至其脱离底层STI (浅沟道隔离)基体2，从而造成电路失效。
技术实现思路
本专利技术要解决的技术问题是提供一种半导体制造方法，以解决现有技术中光刻胶 去除工艺过程而产生的应力问题。 为解决上述技术问题，本专利技术提供的一种，其步骤为 在衬底上生长浅沟道隔离基体，在所述浅沟道隔离基体上生长栅极； 在芯片表面上的共漏极区和栅极区涂上光刻胶； 在芯片表面上未涂光刻胶区进行刻蚀； 在刻蚀部位注入离子； 去除芯片表面上共漏极区和栅极区的光刻胶； 清洗芯片表面上共漏极区和栅极区的光刻胶。 进一步的，所述去除芯片表面上共漏极区和栅极区的光刻胶的步骤具体为 湿法去除芯片表面上共漏极区和栅极区的部分刻胶； 干法去除芯片表面上共漏极区和栅极区的剩余刻胶。 进一步的，所述干法去除为等离子体去除。 进一步的，所述等离子体为氧气等离子或者H2N2等离子体。 进一步的，所述湿法去除的工作温度为110 130摄氏度。 进一步的，所述湿法去除的清洗液为硫酸和双氧水的混合物。 进一步的，所述注入离子为砷离子或者硼离子。 与传统芯片制造方法相比，本专利技术的一种，通过在去除3光刻胶的工艺步骤中，先进行湿法去除部分所述光刻胶，然后再采用干法去除剩余部分所 述光刻胶，有效避免了干法工艺中由于所述光刻胶硬化而产生的应力，从而有效克服了电 路的失效问题，大大提高生产良率和产品的品质。附图说明 以下结合附图和具体实施方式对本专利技术的芯片制造方法作进一步的详细说明。 图1是干法去除光刻胶产生的应力示意图； 图2是本专利技术涂上光刻胶的截面示意图； 图3是本专利技术刻蚀后的截面示意图； 图4是本专利技术注入离子后的截面示意图； 图5是本专利技术湿法去除部分光刻胶后的截面示意图； 图6是本专利技术干法去除剩余光刻胶的截面示意图。具体实施例方式请参阅图2所示的本专利技术涂上光刻胶的截面示意图，在衬底1上生长有一层STI 基体2，在所述STI基体2上生长栅极3，当生长完成所述栅极3并清洗完毕后，开始在芯片 表面上的共漏极区4和栅极区3涂上光刻胶5，由于需要在所述STI基体2上的未刻蚀区6 进行刻蚀，此区域不需要涂所述光刻胶5。涂完所述光刻胶5后，即可在未刻蚀区6进行刻 蚀，刻蚀完成后形成的截面如图3所示，由于刻蚀工艺以及刻蚀完成后的清洗工艺为现有 技术，在此不再详述。 接着，在刻蚀好的区域进行注入离子工艺，注入离子工艺中所用的离子为砷、硼或 者类似离子，本实施例中，注入离子所用的离子为砷离子。通过注入砷离子后，在刻蚀好的 区域形成自对准源极区7，在所述自对准源极区7表面形成一浅层导电层8，所述导电层8 可使两端所述栅极3电性连接，注入砷离子完成后的截面示意图如图4所示。 完成了注入离子工艺后，所述光刻胶5不再需要了 ，需要将所述光刻胶5去除并清 洗干净，为下一工艺制造做好准备，由于在注入离子工艺过程中，离子在进入所述自对准源 极区7的同时，也有部分离子进入所述光刻胶5内部，如果此时直接进行干法去除，烘烤过 程中，会导致所述光刻胶5硬化而产生如图1所示的应力，从而挤压两侧的所述栅极3，导致 电路失效。 因此，在去除所述光刻胶5的工艺中分为两个步骤进行，首先湿法去除一部分所 述光刻胶5，如图5所述，进而再进行干法去除。在本实施例中，所述湿法去除的温度为 110 130摄氏度，所述湿法清洗所用的清洗液为硫酸和双氧水的混合物，由于在湿法工艺 中去除部分所述光刻胶5后，已经将大部分进入所述光刻胶5表面以及浅层的离子去除掉， 而能渗透入所述光刻胶5里层的离子已经很少了，因此，在进行干法工艺的烘焙过程中，由 于烘焙温度升高导致所述光刻胶5硬化而对两侧所述栅极3产生的应力已经影响很小，甚 至可以忽略不计，干法工艺中，所用的等离子体为氧气等离子或者H2N2等离子体。 在干法去除所述光刻胶5完毕后，再将完成上述工艺的芯片放入酸槽里进行酸 洗，将所有的残留物质清洗干净，清洗完毕的芯片其截面示意图如图6所示，由于酸洗工艺 也为现有技术，在此不再详述。 以上显示和描述了本专利技术的基本原理、主要特征和本专利技术的优点。本行业的技术 人员应该了解，本专利技术不受上述实施例的限制，上述实施例和说明书中描述的只是说明本 专利技术的原理，在不脱离本专利技术精神和范围的前提下本专利技术还会有各种变化和改进，这些变 化和改进都落入要求保护的本专利技术范围内。本专利技术要求保护范围由所附的权利要求书及其 等同物界定。权利要求一种，其特征在于，包括如下步骤在衬底上生长浅沟道隔离基体，在所述浅沟道隔离基体上生长栅极；在上述芯片表面上共漏极区和栅极区涂上光刻胶；在芯片表面上未涂光刻胶区进行刻蚀；在刻蚀部位注入离子；去除芯片表面上共漏极区和栅极区的光刻胶；清洗芯片表面上共漏极区和栅极区的光刻胶。2. 如权利要求1所述的一种，其特征在于，所述去除芯片表 面上共漏极区和栅极区的光刻胶的步骤具体为 湿法去除芯片表面上共漏极区和栅极区的部分刻胶； 干法去除芯片表面上共漏极区和栅极区的剩余刻胶。3. 如权利要求2所述的一种，其特征在于，所述干法去除为 等离子体去除。4. 如权利要求3所述的一种，其特征在于，所述等离子体为 氧气等离子或者H2N2等离子体。5. 如权利要求2所述的一种，其特征在于，所述湿法去除的 工作温度为110 130摄氏度。6. 如权利要求5所述的一种，其特征在于，所述湿法去除的 清洗液为硫酸和双氧水的混合物。7. 如权利要求1所述的一种，其特征在于，所述注入离子为 砷离子或者硼离子。全文摘要本专利技术提供了一种，包括如下步骤在衬底上生长浅沟道隔离基体，在所述浅沟道隔离基体上生长栅极；在上述芯片表面上共漏极区和栅极区涂上光刻胶；在芯片表面上未涂光刻胶区进行刻蚀；在刻蚀部位注入离子；去除芯片表面上共漏极区和栅极区的光刻胶；清洗芯片表面上共漏极区和栅极区的光刻胶。其中去除光刻胶的步骤具体为湿法去除芯片表面上共漏极区和栅极区的部分刻胶；干法去除芯片表面上共漏极区和栅极区的剩余刻胶。本专利技术在去除光刻胶时，先进行湿法去除部分光刻胶，然后再采用干法去除剩余光刻胶，有效避免了干法工艺中由于所述光刻胶硬化而产生的应力，从而有效克服了电路的失效问题，提高生产良率和产品的品质。文档编号H01L21/00GK101740327本文档来自技高网...

【技术保护点】
一种减少应力的芯片制造方法，其特征在于，包括如下步骤：在衬底上生长浅沟道隔离基体，在所述浅沟道隔离基体上生长栅极；在上述芯片表面上共漏极区和栅极区涂上光刻胶；在芯片表面上未涂光刻胶区进行刻蚀；在刻蚀部位注入离子；去除芯片表面上共漏极区和栅极区的光刻胶；清洗芯片表面上共漏极区和栅极区的光刻胶。

【技术特征摘要】

【专利技术属性】
技术研发人员：顾中祥，李俊，庄晓辉，徐丹，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]