半导体光电二极管及其制造方法技术

一种制造雪崩光电二极管的方法，涉及在雪崩光电二极管层堆叠的上部窗口层中制作凹陷的步骤，使得环绕所述凹陷的壁从凹陷的水平面平滑并逐渐的延伸到窗口层的水平面。进一步，在整个窗口层上扩散掺杂剂，以便在凹陷的底部形成ｐ－ｎ结，以及通过掩埋离子注入法或湿式氧化法围绕着所述凹陷提供第一电隔离区域，以限制电流流向ｐ－ｎ结。围绕光电二极管形成隔离沟槽并通过离子注入所述沟槽形成第二电隔离区域，使得第二电隔离区域延伸越过光电二极管的吸收层。

【技术实现步骤摘要】

在光通信系统中，光电探测器被用于将光信号转换成电信号。最常用的光电探测器 是PIN (p-i-n)光电二极管和雪崩光电二极管。典型的p-i-n光电二极管包括本征(即未特意掺杂)吸收层、非本征(即掺杂)区 域之间的半导体材料、第一导电类型(即n-型或p-型)的半导体材料以及第二导电类型 (即p-型或n-型)的非本征半导体材料区域，这种排列方式可以在吸收层中产生电场。 在光电导模式的操作中，反向电压被施加给p-i-n光电二极管以增强吸收层中的电场。 在吸收过程中，入射到p-i-n光电二极管上的光被吸收层吸收，以产生载流子(即电子 和空穴)。产生的载流子被吸收层中的电场分离并向非本征半导体材料区域漂移空穴 向p-型半导体材料区域漂移，并且电子向n-型半导体材料区域漂移。最终的光电流与入 射光的光功率成正比。典型的雪崩光电二极管除了包括本征半导体材料的吸收层，还包括在第一导电类型 的非本征半导体材料区域和第二导电类型材料的非本征半导体材料区域之间的本征半 导体材料或轻度掺杂的非本征半导体材料的倍增层，这种排列方式可以在倍增层和吸收 层中产生电场。在操作时，高反向电压被施加给雪崩光电二极管以增强吸收层中和倍增 层中的电场。就像在p-i-n光电二极管中，在吸收过程中，入射到雪崩光电二极管上的 光被吸收层吸收以产生载流子。所产生的载流子被吸收层中的电场分离，使得或者空穴 或者电子向倍增层的方向漂移。倍增层中的电场足够大，使空穴或电子获得充足的动能 通过碰撞电离产生额外的载流子。所产生的载流子反过来通过碰撞电离产生额外的载流 子。因此，在雪崩式倍增过程中载流子在倍增层中发生倍增，以致产生倍增光电流。 在长距离接收器应用中通常特别关注工作在光通信波长大约为1.3和1.5微米的光电 二极管的可靠性问题。为了探测到具有这些波长的光，使用诸如InGaAs的具有窄禁带 的吸收层材料。避免将窄禁带材料暴露于外界环境非常重要，特别是在用于长距离、高 数据速率应用的光电探测器中。虽然为了减少表面缺陷和陷阱(trap)已经将努力投入到表面钝化技术的开发中，但是，很多类型的光电探测器，特别是台面基(mesa-based) 光电探测器，仍不能提供(deliver)令人满意的性能以通过严格的Telcordia老化测试。 因此，本专利技术的目的是能够制造未暴露窄禁带光子吸收层或优选未暴露InGaAs层的光 电二极管。涉及雪崩光电二极管的可靠性和整体性能的另一个需要关注的问题是，在场-电荷 和碰撞倍增层中包含的高电场。器件模型显示了在这些层内的电场保持很高的值并从光 子探测区进一步延伸，所述电场可以导致光电二极管特性随时间漂移。 对于p-i-n光电探测器和雪崩光电探测器而言，终止窄禁带光子吸收层和/或在场-电荷层和碰撞倍增层内的电场的传统方法可以归为三种类型中的一种 1)仅将感光层暴露于锯切或切割成芯片的晶片上面的空气。全世界大部分单顶接触 (one-top-contact)扩散p-i-n光电二极管采用这种方法制作。窄禁带光子吸收层在整个 装置区域保持其完整性。大部分单顶接触(没有n阱)InP/InGaAs和InAlAs/InGaAs 雪崩光电二极管也可通过这种方法制作。 2)仅在沟槽或台面刻蚀过程中暴露感光层，随后用下面方法中的一种钝化暴露的面积a)外延再生长和b)等离子体增强化学气相沉积(PECVD)或溅射诸如SiNx或Si02的电介质薄膜，或c)旋转涂覆聚酰亚胺或BCB薄膜。 3 )通过在台面表面内或刻蚀的沟槽内离子注入以钝化感光区域。在现有技术的所有实践中，仅扩散-生成(diffusion-created)场终止和表面钝化可以提供(deliver)满意的可靠性能以满足严格的数据通信或电信需要。在本专利技术中，在场-电荷和碰撞倍增层中的电场可以通过使用最接近上迷第三种方法的方法，在离凹陷窗口预定的距离终止。此外，可以通过使用本专利技术的方法获得额外的电容减小。 —种可接受的光电探测器性能的测量方法是增益带宽积。这通常被表达为以dB为单位的增益数值乘以以GHz为单位的探测器带宽。为了制作高性能雪崩光电二极管，必须最大化光电流倍增同时最小化整个装置的电容量。为了最大化光电流倍增，可以增大穿越倍增层的电场。不幸的是，增大电场会导致 另一个问题的出现。不需要的边缘电场(fringe electricfield)经常出现在光电二极管的 电极的边缘，这会导致在雪崩进行过程中的不可控。为了减小边缘场，上电极，即面向 入射光的电极，经常被制作成环形位于光电二极管的感光区域的上部，并且有时可以实 现附加的场控制环结构。这些附加的场控制环结构可以增加雪崩光电二极管的电容量。 [14]在操作中，上电极的环形结构阻挡了一些光敏区域并因此增加了将光传递到光电二极管的元件的光学对准的需要。当然所述环可以被制作的更大；但会导致增加电容量， 该增加的电容量进一步减小增益带宽积并且，因而，首先减小了具有较高光电流倍增系 数的有益效果。因此，雪崩光电二极管的较高增益被由较大电极结构引起的增大的电容 量和减小的带宽抵消。在现有技术中已经建议了很多方法，其目的在于减小光电二极管电容量和控制边缘 场。在一种方法中，台面在半导体堆叠的侧面上被刻蚀并被钝化，所述半导体堆叠与所 述环形电极侧面相对，使得电场被限制在半导体堆叠的未刻蚀区域。其他方法以及各种 方法中的器件依赖于使用掺杂剂扩散在半导体堆叠的倍增层中刻蚀凹面部分，该掺杂剂 扩散使用光刻产生的掩膜将其限制在凹面部分。虽然在一定程度上能够限制边缘电场，由于所需扩散步骤数量的增加，也由于所需 的光刻步骤仅限制掺杂扩散在凹面区域，使得现有技术的方法既复杂又昂贵。而且，现 有技术的方法在制造过程中的某点将感光层暴露在环境下，如前面所述这对整个装置的 可靠性是有害的。最后，在一些现有技术的器件中，电阻环接触阻挡了一些光，否则这 些光可以被用于产生光载流子。本专利技术可以被用于在雪崩光电二极管中有效的控制边缘场，而不损害光电二极管的 增益带宽积或感光区域的大小。此外，在本专利技术的方法中，在完成这些层的初始沉积之 后，半导体堆叠的感光层没有被暴露于环境。专利技术概述本专利技术的目的是提供一种半导体光电二极管，其具有高增益带宽积参数并满足光通 信系统的高可靠性标准。本专利技术的另一目的在于提供可以减少制造这种光电二极管所需 制造步骤的方法。根据本专利技术提供了一种制造半导体光电二极管的方法，包括 [20]提供半导体衬底；在所述衬底上形成层的堆叠，所述堆叠包括吸收层以及在所述堆叠上部的窗口层； [22]以预定的深度和横向伸展在所述窗口层中形成凹陷，其中，所述凹陷具有横向外围； [23]通过掺杂剂将所述窗口层掺杂，以便在所述窗口层中形成掺杂的子层，其中，在所 述窗口层的所述凹陷中的所述堆叠中，所述掺杂的子层与下一层在交界处形成p-n结， 其中，所述p-n结限定了所述光电二极管的感光区域；通过离子注入或湿式氧化形成环绕所述凹陷的所述外围的第一电隔离区域，其中，所述第 一 电隔离区域被掩埋在所述掺杂的子层的下面，以限制电流流向p-n结。 [25]根据本专利技术的另一方面，进一步提供了一种半导体光电二极管，其包括 [26]半导体衬底；层的堆叠，所述层的堆叠位于所述衬本文档来自技高网...

【技术保护点】
一种制造半导体光电二极管的方法，包括：　提供半导体衬底；　在所述衬底上形成层的堆叠，所述堆叠包括吸收层以及在所述堆叠上部的窗口层；　以预定的深度和横向伸展在所述窗口层中形成凹陷，其中，所述凹陷具有横向外围；　通过掺杂 剂将所述窗口层掺杂，以便在所述窗口层中形成掺杂的子层，其中，在所述窗口层的所述凹陷中的所述堆叠中，所述掺杂的子层与下一层在交界处形成ｐ－ｎ结，其中，所述ｐ－ｎ结限定了所述光电二极管的感光区域；　通过离子注入或湿式氧化形成环绕所述凹陷的 所述外围的第一电隔离区域，其中，所述第一电隔离区域被掩埋在所述掺杂子层的下面，以限制电流流向所述ｐ－ｎ结。

【技术特征摘要】
US 2008-3-28 12/057,9371、一种制造半导体光电二极管的方法，包括提供半导体衬底；在所述衬底上形成层的堆叠，所述堆叠包括吸收层以及在所述堆叠上部的窗口层；以预定的深度和横向伸展在所述窗口层中形成凹陷，其中，所述凹陷具有横向外围；通过掺杂剂将所述窗口层掺杂，以便在所述窗口层中形成掺杂的子层，其中，在所述窗口层的所述凹陷中的所述堆叠中，所述掺杂的子层与下一层在交界处形成p-n结，其中，所述p-n结限定了所述光电二极管的感光区域；通过离子注入或湿式氧化形成环绕所述凹陷的所述外围的第一电隔离区域，其中，所述第一电隔离区域被掩埋在所述掺杂子层的下面，以限制电流流向所述p-n结。2、 如权利要求1所述的制造方法，其中，所述凹陷部分具有基本平坦的区域，以 及环绕所述凹陷的壁，所述壁平滑并逐渐地从所述凹陷的水平面延伸到所述窗口层表面 的水平面，使得在工作时，邻近所述壁的电场强度小于接近所述凹陷的所述基本平坦的 部分的电场强度的200%以及小于位于所述凹陷的所述基本平坦的部分以下的电场强度 的200%。3、 如权利要求1所述的制造方法，进一步包括，在所述窗口层中形成隔离沟槽，其中，所述沟槽以预定的距离环绕在所述窗口层中 的所述凹陷的所述外围；以及通过离子注入法或湿式氧化法在所述隔离沟槽中形成第二电隔离区域，其中，所述 第二隔离区域延伸穿过所述吸收层。4、 如权利要求1所述的制造方法，进一步包括，通过多能量掩埋离子注入法或湿 式氧化法形成第二电隔离区域，所述第二电隔离区域以预定的距离环绕所述窗口层中的 所述凹陷的所述外围并从所述窗口层连续延伸到所述堆叠的底层。5、 如权利要求1所述的制造方法，其中，所述半导体光电二极管层堆叠包括p-i-n 光电二极管的p-层、i-层以及n-层。6、 如权利要求1所述的制造方法，其中，所述半导体光电二极管层堆叠包括雪崩 光电二极管的倍增层、场控制电荷层以及吸收层。7、 如权利要求1所述的制造方法，其中，所述衬底是n-衬底或Si衬底。8、 如权利要求5所述的制造方法，其中，所述吸收层是InGaAs层。9、 如权利要求6所述的制造方法，其中，所述衬底是11+-11^衬底，所述倍增层是 InAlAs层，所述场控制电荷层是InP或InAlAs层，所述吸收层是i-InGaAs层，以及所述窗口层是n-InP或InAlAs/InP层，以及其中，所述半导体层堆叠进一步包括位于所 述衬底和所述倍增层之间的n+ - InP緩沖层和if - InAlAs緩冲层；以及位于所述吸收层 和所述窗口层之间的i - InGaAsP或InAlGaAs緩变层。10、 如权利要求1所述的制造方法，进一步包括在所述窗口层的上部形成钝化层，其中，所述钝化层从包括BCB、聚酰亚胺、SiNx， 和Si02层的组中选耳又；在所述钝化层中形成通孔，其中，所述通孔位于所述凹陷的所述横向外围的周围；以及在所述钝化层的上部形成金属接触层，其中，所述金属接触层环绕着所述凹陷的所 述外围并通过所述通孔与所述窗口层的所述掺杂子层接触。11、 一种半导体光电二极管，其包括半导体衬底，层的堆叠，以及第一电隔离区 域；其中，所述层的...

【专利技术属性】
技术研发人员：胡申业，潘忠，
申请(专利权)人：JDS尤尼弗思公司，
类型：发明
国别省市：US[美国]