制备超结ＶＤＭＯＳ器件的方法技术

本发明专利技术公开了一种制备超结ＶＤＭＯＳ器件的方法，包括：在衬底上外延生长体硅，场区氧化形成场区氧化层；刻蚀形成有源区，在有源区氧化，ＬＰＣＶＤ淀积多晶硅，光刻形成栅氧化层，等离子刻蚀多晶硅和氧化层形成栅氧化层；光刻Ｐ－区，淡硼注入，形成Ｐ阱区，光刻Ｐ＋区，浓硼注入，形成Ｐ－体区；淀积氮化硅硬掩模层，氮化硅光刻，高能硼注入，形成外延层中的Ｐ－柱；高温推进，使结深控制在Ｘ↓［ｊｐ］＝２μｍ；光刻并进行浓磷注入，对多晶硅和器件源区进行掺杂，形成ＶＤＭＯＳ器件源区，通过扩散形成器件有效的ＭＯＳ沟道区；ＰＥＣＶＤ淀积硼磷硅玻璃，８５０度半小时回流；光刻与刻蚀接触孔，淀积金属层，形成金属布线层，合金，进行背面处理。

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造工艺
，尤其是涉及功率金属氧化物半导体场效应晶体管(VDMOS)器件的制备方法。
技术介绍
功率金属氧化物半导体场效应晶体管是近几年迅速发展起来的新型功率器件，由于它比双极型功率器件具有许多优良性能如高输入阻抗，低驱动电流，没有少子存储效应，开关速度快，工作频率高，具有负的电流温度系数，并具有良好的电流自调节能力，可有效地防止电流局部集中和热点的产生，电流分布均匀，容易通过并联方式增加电流容量，具有较强的功率处理能力，热稳定性好，安全工作区大，没有二次击穿等，己广泛应用于各种电子设备中，例如高速开关电路，开关电源，不间断电源，高功率放大电路，高保真音响电路，射频功放电路，电力转换电路，电机变频电路，电机驱动电路，固体继电器，控制电路与功率负载之间的接口电路等。导通电阻是VDMOS开关器件的一个重要指标，其大小与信号通过器件引起多少衰减、产生多大功耗有直接关系。为了减小器件本身的功耗和提高开关速度，希望器件的导通电阻越小越好。另一个重要特征指标是单位面积的导通电阻(Ronx面积)，较小的单位面积的导通电阻会使器件生产成本减小的同时，也减小了功耗。传统的VDMOS功率器件导通电阻受击穿电压限制而存在一个极限——称之为硅限(silicon limit),而无法再降低。为了突破这一极限，许多新结构器件不断涌现出来，其中超结VDMOS就是其中比较成功的一种。超结VDMOS导通电阻Ron可以大大降低，甚至突破硅限(silicon limit)。同样，在相同的击穿电压、相同的导通电阻Ron下超结器件使用更小的管芯面积，从而减小栅电荷，提高开关频率。超结器件可以同时获得低通态功耗和高开关速度的优点，本专利技术 也是在目前这种情况下提出了一种新颖的超结VDMOS器件制备方法。
技术实现思路
(一) 要解决的技术问题在功率电路中，功率MOSFET主要用作开关器件，由于它是多子 器件，所以其开关功耗相对较小。然而，它的通态功耗比较高，要降 低通态功耗就必须减小导通电阻。对于理想N沟功率MOSFET，导通电阻与击穿电压之间的关系为W。003「25，导通电阻受击穿电压限制 而存在一个极限——称之为硅限(Silicon limit),而无法再降低。本专利技术的主要目的在于提供一种超结VDMOS器件的制备方法，以突破硅限(Silicon limit),在保持击穿电压不变的情况下，降低导通电阻，减小通态功耗。(二) 技术方案为达到上述目的，本专利技术提供了一种制备超结VDMOS器件的方 法，该方法包括下列步骤步骤1、在衬底1上外延生长体硅2，对外延层2的表面进行场区 氧化，形成场区氧化层3;步骤2、经过光刻刻蚀形成有源区，在有源区氧化，LPCVD淀积 多晶硅，光刻形成栅氧化层4区域，等离子刻蚀多晶硅5和氧化层， 形成栅氧化层4;步骤3、光刻P-区，淡硼注入，形成P阱区7，光刻P+区，浓硼 注入，形成P-体区6;步骤4、淀积氮化硅硬掩模层9，氮化硅光刻，高能硼注入，注入 能量达到2至4Mev，注入剂量随器件要求而调，形成外延层中的P-5柱8;步骤5、高温度推进，使结深控制在Xj^2)im左右；步骤6、光刻并进行浓磷注入，对多晶硅和器件源区进行掺杂，形成VDMOS器件源区11，并通过扩散形成器件有效的MOS沟道区；步骤7、 PECVD淀积硼磷硅玻璃12，并进行850度半小时回流，使器件表面平坦化；步骤8、光刻与刻蚀接触孔，淀积金属层13，然后形成金属布线层，合金，并进行背面处理。优选地，步骤1中所述外延层2的厚度为10Mm，外延层电阻率为斗Q' cm o优选地，步骤2中所述栅氧化层4的厚度为100nm，多晶硅5的厚度为400nm。优选地，步骤3中所述P-注入的剂量是5E13cm—2，注入能量为40kev， P+注入剂量是2E15cm—2，注入能量是45Kev。优选地，步骤4中所述PECVD氮化硅硬掩模层9的厚度为100nm，高能硼注入能量达到2至4Mev，剂量从lel2 cm—2到lel3 cm—2，采用此工艺在n-外延层2中能够产生P-柱8。优选地，步骤5中所述高温推进温度为1050度，时间为100分钟，气氛为N2。优选地，步骤6中所述浓磷注入剂量是5.5E14 cm—2，注入能量是90Kev，以形成VDMOS的源区11，双扩散形成MOS沟道，同时实现多晶硅的搀杂。优选地，步骤7中所述硼磷硅玻璃12的厚度为500nm。优选地，步骤8中所述金属层13的材料为铝硅铜，厚度为2!iim，背面金属化材料为Ag，厚度为4jam。(三)有益效果从上述技术方案可以看出，本专利技术具有以下效果1、本专利技术提供的这种超结VDMOS的制备方法，能够突破硅限，在保持击穿电压不变的情况下，大大降低了导通电阻，减小了通态功耗。2、采用国际通用的专业工艺器件模拟软件ISE对本器件进行了仿 真模拟，导通电阻模拟结果如图io所示，可以看出，在相同的击穿电 压下，超结VDMOS导通电阻比一般常规结构导通电阻小。附图说明图1是本专利技术提供的制备超结VDMOS的方法流程图2是外延和场氧化示意图； 图3是栅氧化、多晶硅淀积、栅刻蚀示意图； 图4是P-注入形成阱区、P+注入P-体区域示意图； 图5是高能注入形成P-柱示意图6是N+注入形成源区和双扩散形成沟道区示意图7是淀积BPSG并回流示意图8是正面金属化示意图9是器件纵向结构掺杂示意图10是超结和常规VDMOS器件特征导通电阻示意图。 具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具 体实施例，并参照附图，对本专利技术进一步详细说明。如图1所示，图1是本专利技术提供的制备超结VDMOS的方法流程 图，该方法包括下列步骤步骤1、在衬底1上外延生长体硅2，对外延层2的表面进行场区 氧化，形成场区氧化层3;步骤2、经过光刻刻蚀形成有源区，在有源区氧化，LPCVD淀积 多晶硅，光刻形成栅氧化层4区域，等离子刻蚀多晶硅5和氧化层， 形成栅氧化层4;步骤3、光刻P-区，淡硼注入，形成P阱区7，光刻P+区，浓硼 注入，形成P-体区6;步骤4、淀积氮化硅硬掩模层9，氮化硅光刻，高能硼注入，注入7能量达到2至4Mev，注入剂量随器件要求而调，形成外延层中的P-柱8;步骤5、高温度推进，使结深控制在X」p=2)_im;步骤6、光刻并进行浓磷注入，对多晶硅和器件源区进行掺杂，形 成VDMOS器件源区11，并通过扩散形成器件有效的MOS沟道区；步骤7、 PECVD淀积硼磷硅玻璃12，并进行850度半小时回流， 使器件表面平坦化；步骤8、光刻与刻蚀接触孔，淀积金属层13，然后形成金属布线 层，合金，并进行背面处理。以下结合附图详细说明本专利技术提供的制备超结VDMOS的方法。如图2所示，在重掺杂N+型衬底1上外延生长外延层2，外延层 2的厚度为10pm，外延层2的电阻率为4&，，然后高温热氧化生成 场氧化层Si02，厚度为500nm。如图3所示，经过一次光刻刻蚀形成有源区，在有源区热氧化， 形成热氧化层，栅氧化层4的厚度为100nm， LPCVD淀积多晶硅5， 多晶硅5的厚度为400nm，光刻形成栅氧化层4，等离子刻蚀多晶硅5 和氧化层，形成栅氧化层区域4。如图4所示，光刻P-区，淡硼注入，形成P阱区7，本文档来自技高网...

【技术保护点】
一种制备超结ＶＤＭＯＳ器件的方法，其特征在于，该方法包括下列步骤：　步骤１、在衬底（１）上外延生长体硅（２），对外延层（２）的表面进行场区氧化，形成场区氧化层（３）；　步骤２、经过光刻刻蚀形成有源区，在有源区氧化，ＬＰＣＶＤ淀积多晶硅，光刻形成栅氧化层（４）区域，等离子刻蚀多晶硅（５）和氧化层，形成栅氧化层（４）；　步骤３、光刻Ｐ－区，淡硼注入，形成Ｐ阱区（７），光刻Ｐ＋区，浓硼注入，形成Ｐ－体区（６）；　步骤４、淀积氮化硅硬掩模层（９），氮化硅光刻，高能硼注入，形成外延层中的Ｐ－柱（８）；　步骤５、高温度推进，使结深控制在Ｘ↓［ｊｐ］＝２μｍ；　步骤６、光刻并进行浓磷注入，对多晶硅和器件源区进行掺杂，形成ＶＤＭＯＳ器件源区（１１），并通过扩散形成器件有效的ＭＯＳ沟道区；步骤７、ＰＥＣＶＤ淀积硼磷硅玻璃（１２），并进行８５０度半小时回流，使器件表面平坦化；　步骤８、光刻与刻蚀接触孔，淀积金属层（１３），然后形成金属布线层，合金，并进行背面处理。

【技术特征摘要】
1、一种制备超结VDMOS器件的方法，其特征在于，该方法包括下列步骤步骤1、在衬底(1)上外延生长体硅(2)，对外延层(2)的表面进行场区氧化，形成场区氧化层(3)；步骤2、经过光刻刻蚀形成有源区，在有源区氧化，LPCVD淀积多晶硅，光刻形成栅氧化层(4)区域，等离子刻蚀多晶硅(5)和氧化层，形成栅氧化层(4)；步骤3、光刻P-区，淡硼注入，形成P阱区(7)，光刻P+区，浓硼注入，形成P-体区(6)；步骤4、淀积氮化硅硬掩模层(9)，氮化硅光刻，高能硼注入，形成外延层中的P-柱(8)；步骤5、高温度推进，使结深控制在Xjp＝2μm；步骤6、光刻并进行浓磷注入，对多晶硅和器件源区进行掺杂，形成VDMOS器件源区(11)，并通过扩散形成器件有效的MOS沟道区；步骤7、PECVD淀积硼磷硅玻璃(12)，并进行850度半小时回流，使器件表面平坦化；步骤8、光刻与刻蚀接触孔，淀积金属层(13)，然后形成金属布线层，合金，并进行背面处理。2、 根据权利要求1所述的制备超结VDMOS器件的方法，其特征 在于，步骤l中所述外延层(2)的厚度为l(Him/外延层电阻率为4^，。3、 根据权利要求l所述的制备超结VDMOS器件的方法，其特征 在于，步骤2中所述栅氧化层(4)的厚度为100nm，多晶硅(5)的 厚度为...

【专利技术属性】
技术研发人员：蔡小五，海潮和，陆江，王立新，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]