基于混合模式高阶补偿的超低温度系数带隙基准电路制造技术

本发明专利技术公布了一种基于混合模式高阶补偿的超低温度系数带隙基准电路，包括带隙基准电流产生电路、反馈控制环路、温度调节电路和输出电路，其中带隙基准电流产生电路由四个ＰＭＯＳ管、两个ＮＭＯＳ管、两个电阻和两个ＰＮＰ三极管构成，反馈控制环路由两个ＰＭＯＳ管、两个ＮＭＯＳ管和两个ＰＮＦ三极管构成，温度调节电路由两个ＮＭＯＳ管构成，输出电路由两个ＰＭＯＳ管、四个电阻和一个ＰＮＰ三极管组成。本发明专利技术电路具有较低的温度系数、较高的电源抑制比和较高的工艺稳定性。

【技术实现步骤摘要】

本专利技术涉及一种高阶温度补偿带隙基准电路，具体涉及一种混合模式高阶温度补 偿带隙基准电路，属于模拟电路

技术介绍
电压或电流基准电路能为系统提供不随温度和电源变化的电压或电流源，基准精 度对系统性能的影响和作用日益显著。带隙基准因具有低温度系数、高电源抑制比以及与 传统CMOS工艺相兼容等优点，获得了广泛的应用。现有的电压模带隙基准在-40°C 125°C温度范围内，经一阶线性补偿后温度系 数可降到IOppm/°C以内，高阶温度补偿能进一步将温度系数降至3 5ppm/°C。常规的高 阶温度补偿一般是利用多路补偿电流的叠加控制，不但补偿结构复杂，芯片占用面积较大， 而且工艺敏感度高，无法克服工艺漂移对电路性能的影响，基准温度系数的最大工艺漂移 达到数十倍之巨，其性能和工艺稳定性甚至还不如相应的一阶线性补偿基准，使得基准高 阶补偿结构的实用价值难以体现。此外，当温度系数较低时，基准的电源抑制比(PSRR)受 到影响和制约更为显著，需要折中处理以满足电路系统对高精度基准的要求。新的高阶补 偿应满足工艺稳定下的电路系统的综合指标要求。
技术实现思路
技术问题本专利技术所要解决的技术问题是针对一种基于混合模式高阶补偿的超低 温度系数带隙基准电路，基于负反馈偏置下失配控制的带隙基准电路，增加简单分段补偿 结构，实现一种混合模式高阶补偿方法，在保持较高电源抑制比的基础上进一步降低温度 系数，提高电路工艺实现的健壮性，满足电路系统对高精度电压基准的应用需要。技术方案混合模式高阶温度补偿带隙基准电路，包括带隙基准电流产生电路、反 馈控制环路、温度调节电路和输出电路，其中带隙基准电流产生电路由四个PMOS管、两个 NMOS管、两个电阻和两个PNP三极管构成，反馈控制环路由两个PMOS管、两个NMOS管和两 个PNP三极管构成，温度调节电路由两个NMOS管构成，输出电路由两个PMOS管和四个电阻 和一个PNP三极管组成；带隙基准电流产生电路第一 PMOS管和第三PMOS管的源极分别接电源，第一 PMOS管的栅极分别接第三PMOS管的栅极、第二 PMOS管的漏极和第一 NMOS管的漏极，第一 PMOS管的漏极接第零PMOS管的源极，第三PMOS管的漏极接第二 PMOS管的源极，第零PMOS 管的漏极接第零NMOS管的漏极，第零PMOS管的栅极接第二 PMOS管的栅极，第零NMOS管的 栅极接第一 NMOS管的栅极，第零NMOS管的源极接第零电阻的一端，第一 NMOS管的源极接 第一 PNP三极管的发射极，第零电阻的另一端接第一电阻的一端，第一电阻的另一端接第 零PNP三极管的发射极，第零PNP三极管的集电极分别与第零PNP管的基极、第一 PNP三极 管的集电极和基极连接接地；反馈控制环路第六PMOS管和第七PMOS管的源极分别接电源，第六PMOS管的栅极分别接第零PMOS管的栅极、第二 NMOS管的漏极和第六PMOS管的漏极，第七PMOS管的栅 极接第零PMOS管的漏极，第七PMOS管的漏极分别接第三NMOS管的漏极和栅极、第一 NMOS 管的栅极和第二 NMOS管的栅极，第三NMOS管的源极接第三PNP管的发射极，第二 NMOS管 的源极接第二 PNP管的发射极，第三PNP管的集电极分别与第三PNP管的基极、第二 PNP管 的基极和集电极连接接地；温度调节电路第四NMOS管的漏极和源极分别与第零电阻的两端连接，第四NMOS 管的栅极与第二电阻的一端或另一端连接，第五NMOS管的漏极和源极分别与第四电阻的 两端连接，第五NMOS管的栅极与第二电阻的一端或另一端连接；输出电路第五PMOS管的源极接电源，第五PMOS管的漏极接第四PMOS管的源极， 第五PMOS管的栅极接第一 PMOS管的栅极，第四PMOS管的漏极依次串接第二电阻、第三电 阻、第四电阻、第五电阻后接第四PNP管的发射极，第四PMOS管的栅极接第零PMOS管的栅 极，第四PNP管的基极和集电极连接后接地；有益效果本专利技术电路具有较低的温度系数、较高的电源抑制比和较高的工艺稳 定性。基于SMIC 0. 13ym CMOS工艺的仿真结果表明，在-40°c 130°C温度范围内，基准 电压温度系数仅为0. 5ppm/°C左右，在低频范围内平均电源抑制比可达95dB以上。附图说明图1本专利技术所述的高阶温度补偿电路结构图；图2基于一阶非平衡状态的基准电压高阶补偿温度特性；图3基准高温分段NMOS补偿控制结构；图4图1所示基准电路的输出电压的温度特性图；图5图1所示基准电路的输出电压的PSRR特性图。具体实施例方式本专利技术的实施分为三个部分，S卩(一)失配控制的高阶补偿技术，(二)自适应高 阶分段补偿技术，(三)混合模式高阶补偿技术。下面结合附图对专利技术的技术方案进行详 细说明T-I型补偿失配控制的高阶补偿技术图1中，不考虑温度调节电路，若基准电流产生电路中的电流镜完全匹配，两个支 路QO与Ql中的电流相等，则可以得一阶阶线性带隙基准为Κ/μmRref⑴—K式中N为QO与Ql发射区面积之比，Vt = KT/q为热电压，常温下近似为26mV。m 为输出电路中的电流镜传输系数。& =礼+礼，基准输出转换电阻1 & = 1 3+1 4+1 5。若考虑 Veb的非线性温度特性以及实际应用中两个支路电流的失配则上式应进行修正。 根据Veb的非线性温度特性&( = -Κ;σ。)-&(Γ。)]|-^χ-α)1ι^(2)^oΛ)式中Ve为硅的带隙电压，常温1； = 3001(，Y, α分别为与三极管基区空穴迁移率和集电极电流指数温度系数相关的系数。考虑到实际电路中Qtl与Q1支路的电流失配，输出 基准电压修正为 式中β = IC1/I⑶，当支路电流Ico(T)相对Ici (T)存在微小的失配Δ I (T)时，β = 1+ Δ I⑴/Ictl⑴，根据X — 0时In (1+x) ^ χ的近似关系可得In β Δ I (T)/Ico⑴。只 要Δ I足够小，Va = Vb的条件仍然有效，则In β ^ RnAI/(VTln/V)。同时考虑电阻的温度 特性 (4)式中Rci为参考温度Ttl下的电阻，TC1JC2分别表示电阻的一阶和二阶温度系数，且 分别在常温和高温范围内起作用。则(3)中引入的非线性失调电压Vnl为 由于ΔΙ和电阻的温度特性都是温度的函数，在整个温区变化范围内，若控制电 位Vai略大于Vei，由于PMOS cascode电流镜强制电流相等作用使得NMO，匪1源极电位发生 较小的变化从而使得三极管Q0，Ql中电流随着温度变化得到电流微小变化量ΔΙ(Τ) >0， 合理配置该失配量的大小和极性，以及电阻的阻值，能够将Vic作为高阶补偿量对基准中的 残余非线性负温度系数进行有效补偿。由于PMOS电流镜和反馈环路电流都表现为PTAT特 性，ΡΜ3栅压Va将随温度而变化，同时Vai的温度变化特性与Va近似同步，使失配电流项的 补偿近似恒定为PTAT性质不变。Vptat中的失调补偿量In β应与高阶非线性剩余温度系数 量相匹配，非线性失调在整个温区内的非均勻补偿作用，要求一阶补偿的非对称温度特性 与之互补匹配，以使基于失配控制的高阶补偿后恢复温度本文档来自技高网...

【技术保护点】
一种基于混合模式高阶补偿的超低温度系数带隙基准电路，其特征在于包括带隙基准电流产生电路、反馈控制环路、温度调节电路和输出电路；其中带隙基准电流产生电路由四个ＰＭＯＳ管、两个ＮＭＯＳ管、两个电阻和两个ＰＮＰ三极管构成，反馈控制环路由两个ＰＭＯＳ管、两个ＮＭＯＳ管和两个ＰＮＰ三极管构成，温度调节电路由两个ＮＭＯＳ管构成，输出电路由两个ＰＭＯＳ管和一个ＰＮＰ三极管组成；带隙基准电流产生电路：第一ＰＭＯＳ管（ＰＭ１）和第三ＰＭＯＳ管（ＰＭ３）的源极分别接电源（ＶＤＤ），第一ＰＭＯＳ管４）的漏极依次串接第二电阻（Ｒ２）、第三电阻（Ｒ３）、第四电阻（Ｒ４）、第五电阻（Ｒ５）后接第四ＰＮＰ管（Ｑ４）的发射极，第四ＰＭＯＳ管（ＰＭ４）的栅极接第零ＰＭＯＳ管（ＰＭ０）的栅极，第四ＰＮＰ管（Ｑ４）的基极和集电极连接后接地（ＧＮＤ）。（ＰＭ１）的栅极分别接第三ＰＭＯＳ管（ＰＭ３）的栅极、第二ＰＭＯＳ管（ＰＭ２）的漏极和第一ＮＭＯＳ管（ＮＭ１）的漏极，第一ＰＭＯＳ管（ＰＭ１）的漏极接第零ＰＭＯＳ管（ＰＭ０）的源极，第三ＰＭＯＳ管（ＰＭ３）的漏极接第二ＰＭＯＳ管（ＰＭ２）的源极，第零ＰＭＯＳ管（ＰＭ０）的漏极接第零ＮＭＯＳ管（ＮＭ０）的漏极，第零ＰＭＯＳ管（ＰＭ０）的栅极接第二ＰＭＯＳ管（ＰＭ２）的栅极，第零ＮＭＯＳ管（ＮＭ０）的栅极接第一ＮＭＯＳ管（ＮＭ１）的栅极，第零ＮＭＯＳ管（ＮＭ０）的源极接第零电阻（Ｒ０）的一端，第一ＮＭＯＳ管（ＮＭ１）的源极接第一ＰＮＰ三极管（Ｑ１）的发射极，第零电阻（Ｒ０）的另一端接第一电阻（Ｒ１）的一端，第一电阻（Ｒ１）的另一端接第零ＰＮＰ三极管（Ｑ０）的发射极，第零ＰＮＰ三极管（Ｑ０）的集电极和基极、第一ＰＮＰ三极管（Ｑ１）的集电极和基极连接接地（ＧＮＤ）；反馈控制环路：第六ＰＭＯＳ管（ＰＭ６）和第七ＰＭＯＳ管（ＰＭ７）的源极分别接电源（ＶＤＤ），第六ＰＭＯＳ管（ＰＭ６）的栅极分别接第零ＰＭＯＳ管（ＰＭ０）的栅极、第二ＮＭＯＳ管（ＮＭ２）的漏极和第六ＰＭＯＳ管（ＰＭ６）的漏极，第七ＰＭＯＳ管（ＰＭ７）的栅极接第零ＰＭＯＳ管（ＰＭ０）的漏极，第七ＰＭＯＳ管（ＰＭ７）的漏极分别接第三ＮＭＯＳ管（ＮＭ３）的漏极和栅极、第零ＮＭＯＳ管（ＮＭＯ）的栅极、第一ＮＭＯＳ管（ＮＭ１）的栅极和第二ＮＭＯＳ管（ＮＭ２）的栅极，第三ＮＭＯＳ管（ＮＭ３）的源极接第三ＰＮＰ管（Ｑ３）的发射极，第二ＮＭＯＳ管（ＮＭ２）的源极接第二...

【技术特征摘要】

【专利技术属性】
技术研发人员：聂卫东，吴金，朱伟民，李浩，景苏鹏，尹岱，盛慧红，渠宁，
申请(专利权)人：无锡市晶源微电子有限公司，
类型：发明
国别省市：32[中国|江苏]