一种电压产生装置制造方法及图纸

本发明专利技术提供一种电压产生装置，其包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，其中所述第一晶体管和第二晶体管的衬底连接到电源上，第一晶体管的栅极和漏极，第二晶体管的栅极以及第三晶体管的源极连接在一起；第四晶体管的源极与第二晶体管的漏极相连；第三晶体管的栅极和漏极，第四晶体管的栅极以及第五晶体管的源极连接在一起；第五晶体管的栅极、第四晶体管的漏极以及第六晶体管的源极连接在第一节点上；第五晶体管的漏极、第六晶体管的栅极和漏极都接地；所述第三晶体管、第四晶体管、第五晶体管和第六晶体管的衬底分别连接到各自器件的源极上，所述第一节点作为输出电压节点。

【技术实现步骤摘要】
一种电压产生装置
本专利技术涉及模拟电路领域，尤其是关于一种产生与温度相关电压的电压产生装置。
技术介绍
产生与温度相关电压的装置在稳压系统和温度传感系统中应用非常广泛。传 统的温度相关电压的产生装置是基于两个不同发射结面积的BJT管(Bipolar Junction Transistor双极型结型晶体管)，这类装置技术比较成熟，能够产生精度较高的与温度成 正比的电压，但存在以下不足第一，由于电压受到BJT管的导通电压、传统装置中OTA的共 模输入电平范围的限制，传统装置不能应用在低电源电压下；第二，其中OTA须消耗大量的 功能，而且流过BJT管的电流不宜过小，所以传统装置的功耗最小在微瓦量级上，不适宜用 于移动电子设备中；第三CMOS工艺中的寄生BJT管会占用大量芯片面积，直接增加该装置 的费用。针对传统装置，现在又提出了另一种产生与温度相关的电压产生装置，如专利号 为ZL 200710179600.9的专利，其提出了一种与温度相关的电压产生转置，所述装置具有 面积小，电源电压低和功耗低的优点。上述ZL 200710179600. 9的专利的电路具体可参见图1所示。其中，所述与温度 相关电压产生装置100包括6个PMOS管Ml、M2、M3、M4、M5和M6，以及若干导线连接而成。 其连接关系具体为所有PMOS管的衬底都连接到电源VDD上；PMOS管M1、M2的源极分别接 在电源VDD上；PMOS管Ml的栅极、漏极，PMOS管M2的栅极和PMOS管M3的源极在节点3相 连；PMOS管M4的源极与PMOS管M2的漏极相连；PMOS管M3的栅极、漏极，PMOS管M4的栅 极和PMOS管M5的源极相连于节点2 ；PMOS管M5的栅极，PMOS管M4的漏极以及PMOS管M6 的源极在节点1相连；PMOS管M5的漏极。PMOS管M6的栅极和漏极分别接在地GND上；与 温度相关电压Vkef在节点1上引出；其中PMOS管M1、M2的宽长比相等，PMOS管M3、M4的宽 长比相等。但这种电路存在着“背栅”效应，VDD的电压扰动会使得PMOS管Ml、M2与其他 PMOS管的Vth变化量不一致，从而导致输出电压与温度存在非线性关系，产生误差。因此，需要提出一种改进的技术方案来克服上述问题。
技术实现思路
本部分的目的在于概述本专利技术的实施例的一些方面以及简要介绍一些较佳实施 例。在本部分以及本申请的说明书摘要和专利技术名称中可能会做些简化或省略以避免使本部 分、说明书摘要和专利技术名称的目的模糊，而这种简化或省略不能用于限制本专利技术的范围。本专利技术的目的在于提供一种与温度相关的电压产生装置，其消除了背栅效应，克 服了现有技术中电源VDD扰动时对电压输出的影响，提高了电路产生电压的精确度。根据本专利技术的一方面，本专利技术提供一种产生与温度相关电压的电压产生转置，其包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，其中 所述第一晶体管和第二晶体管的衬底连接到电源上，第一晶体管的栅极和漏极，第二晶体 管的栅极以及第三晶体管的源极连接在一起；第四晶体管的源极与第二晶体管的漏极相 连；第三晶体管的栅极和漏极，第四晶体管的栅极以及第五晶体管的源极连接在一起；第 五晶体管的栅极、第四晶体管的漏极以及第六晶体管的源极连接在第一节点上；第五晶体 管的漏极、第六晶体管的栅极和漏极都接地；所述第三晶体管、第四晶体管、第五晶体管和 第六晶体管的衬底分别连接到各自器件的源极上，所述第一节点作为输出电压节点。进一步的，所述第一晶体管和所述第二晶体管的宽长比相等，所述第三晶体管和 所述第四晶体管的宽长比相等。进一步的，所述晶体管为PMOS管或NMOS管。进一步的，在各个晶体管的宽长比满足如下关系31n (ff/L) 6 > In (ff/L) ^ln (ff/L) 3+ln (ff/L) 5则第一节点处输出的电压随着温度升高而线性下降，其中(W/L)6、(W/Lh、(ff/L)3 和(w/L)5分别为所述第六晶体管、第一晶体管、第三晶体管和第五晶体管的宽长比。进一步的，在各个晶体管的宽长比满足如下关系31n (ff/L) 6 = In (ff/L) ^ln (ff/L) 3+ln (ff/L) 5则第一节点处输出的电压随着温度升高而保持不变，其中(W/L)6、(W/Lh、(ff/L)3 和(w/L)5分别为所述第六晶体管、第一晶体管、第三晶体管和第五晶体管的宽长比。进一步的，在各个晶体管的宽长满足如下关系31n (ff/L) 6 < In (ff/L) ^ln (ff/L) 3+ln (ff/L) 5则第一节点处输出的电压随着温度升高而线性增大，其中(W/L)6、(W/L)” (ff/L)3 和(w/L)5分别为所述第六晶体管、第一晶体管、第三晶体管和第五晶体管的宽长比。与现有技术相比，本专利技术通过对第三晶体管、第四晶体管、第五晶体管和第六晶体 管的衬底与各自的源极连接的改变，消除了背栅效应，从而克服了电源VDD扰动对电压输 出造成的影响，提高了电压产生精确度。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用 的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本 领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它 的附图。其中图1为现有技术中与温度相关电压产生装置的电路原理图；和图2为本专利技术中产生与温度相关电压的电压产生装置的电路原理图。具体实施方式为透彻的理解本专利技术，在接下来的描述中陈述了很多特定细节。而在没有这些特 定细节时，本专利技术则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向 所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本专利技术的 目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。此处所称的“一个实施例”或“实施例”是指可包含于本专利技术至少一个实现方式中 的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一 个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。本专利技术提供一种改进的与温度有关的电压产生装置，其可以消除差背栅效应，使 得原有与与温度有关的电压产生装置产生出的电压更加精确。其具体的装置可参见图2所7J\ ο图2为本专利技术中与温度相关电压产生装置200的电路原理图，请参阅图2所示，所 述与温度相关电压产生装置200的电路包括第一晶体管Ml、第二晶体管M2、第三晶体管 M3、第四晶体管M4、第五晶体管M5和第六晶体管M6以及第一节点1。其具体的连接关系为所述第一晶体管Ml和第二晶体管M2的衬底连接到电源 VDD上，所述第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的衬底分别连 接到各自器件的源极上；所述第一晶体管Ml的栅极和漏极，所述第二晶体管M2的栅极以及 所述第三晶体管M3的源极连接在一起，图2中此处连接在一起的点为第三节点3 ；所述第 四晶体管M4的源极与所述第二晶体管M2的漏极相连；所述第三晶体管M3的栅极和漏极， 所述第四晶体管M4的栅极以及第五晶体管M5的源极连接在一起，图2中此处连接在一起 的点为第二节点2 ；第五晶本文档来自技高网...

【技术保护点】
一种电压产生装置，其包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，其中所述第一晶体管和第二晶体管的衬底连接到电源上，第一晶体管的栅极和漏极、第二晶体管的栅极以及第三晶体管的源极连接在一起；第四晶体管的源极与第二晶体管的漏极相连；第三晶体管的栅极和漏极、第四晶体管的栅极以及第五晶体管的源极连接在一起；第五晶体管的栅极、第四晶体管的漏极以及第六晶体管的源极连接在第一节点；第五晶体管的漏极、第六晶体管的栅极和漏极接地，其特征在于：所述第三晶体管、第四晶体管、第五晶体管和第六晶体管的衬底分别连接到各自的源极上，所述第一节点作为输出电压节点。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴杰，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：32[中国|江苏]