包括焊盘图案的半导体装置及其制造方法制造方法及图纸

提供了一种半导体装置和一种制造半导体装置的方法。该半导体装置包括：衬底；有源区，其包括第一杂质区和与第一杂质区间隔开的第二杂质区；隔离区，其限定有源区；栅极结构，其与有源区相交并在平行于衬底的第一方向上延伸；第一焊盘图案，其设置在第一杂质区上；第二焊盘图案，其设置在第二杂质区上；位线，其设置在第一焊盘图案上并在第二方向上延伸，其中，第二方向垂直于第一方向并平行于衬底；以及接触结构，其位于第二焊盘图案上，其中，第二焊盘图案具有在第一方向上彼此相对的第一侧表面和第二侧表面，第一侧表面和第二侧表面都沿着平行于衬底的平面弯曲。平行于衬底的平面弯曲。平行于衬底的平面弯曲。

【技术实现步骤摘要】
包括焊盘图案的半导体装置及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年6月3日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0068374的权益和优先权，所述申请的公开内容以引用其全部的方式并入本文。


[0003]本公开涉及一种半导体装置，并且更具体地，涉及一种包括焊盘图案的半导体装置及其制造方法。

技术介绍

[0004]现代计算装置使用集成电路来实施其组件(诸如通用处理器、专用集成电路(ASIC)和存储器)中的许多。存储器和存储器系统是这些装置的核心组件，并且允许装置的状态信息随时间流逝而持续以供稍后使用或处理。诸如DRAM的随机存取存储器允许在几乎相同的时间量中读取或写入数据项，而不管存储器内的数据的物理位置如何。这些存储器系统允许其它组件对信息的快速访问。
[0005]较新的装置正在使用较大量的存储器。已经进行了减小诸如DRAM的半导体电路的元件的尺寸的研究，以便以较小的物理形状因子提供较大的存储器尺寸。研究包括开发电路的新的制造工艺，以及开发构成组件的新的布置和形状。

技术实现思路

[0006]一种半导体装置包括：衬底；有源区，其包括第一杂质区和与第一杂质区间隔开的第二杂质区；限定有源区的隔离区；栅极结构，其与有源区相交并在平行于衬底的第一方向上延伸；第一焊盘图案，其设置在第一杂质区上；第二焊盘图案，其设置在第二杂质区上；位线，其设置在第一焊盘图案上并在第二方向上延伸，其中，第二方向垂直于第一方向并平行于衬底；以及在第二焊盘图案上的接触结构，其中，第二焊盘图案具有在第一方向上彼此相对的第一侧表面和第二侧表面，以及在第二方向上彼此相对的第三侧表面和第四侧表面，并且其中，第一侧表面和第二侧表面中的每一个在由第一方向和第二方向形成的水平面中弯曲，并且第三侧表面和第四侧表面中的每一个在水平面中具有基本上线性的形状。一种半导体装置包括：有源区，其包括第一杂质区和与第一杂质区间隔开的第二杂质区；限定有源区的隔离区；栅极结构，其设置在栅极沟槽中，在第一方向上延伸，与有源区相交，并且延伸到隔离区中；第一焊盘图案，其接触第一杂质区并设置在第一杂质区上；第二焊盘图案，其接触第二杂质区，与第一焊盘图案间隔开，并设置在第二杂质区上；位线，其接触第一焊盘图案，在垂直于第一方向的第二方向上延伸，并且其中，位线设置在第一焊盘图案上；接触结构，其接触第二焊盘图案并设置在第二焊盘图案上；以及间隔件结构，其接触位线的侧表面，其中，第一焊盘图案的上表面接触位线的下表面，并且其中，第一焊盘图案的上表面在第一方向上的宽度与位线的下表面在第一方向上的宽度不同。
[0007]一种半导体装置包括：隔离区，其限定存储器单元区中的单元有源区和外围区中
的外围有源区；单元栅极结构，其设置在栅极沟槽中，其中，单元栅极结构在存储器单元区中在第一方向上延伸，与单元有源区相交，并且延伸到隔离区中；第一焊盘图案，其接触单元有源区中的第一杂质区并设置在单元有源区上；第二焊盘图案，其接触单元有源区中的第二杂质区并设置在单元有源区上；位线，其接触第一焊盘图案并在垂直于第一方向的第二方向上延伸，其中，位线设置在第一焊盘图案上；单元接触结构，其接触第二焊盘图案并位于第二焊盘图案上；以及阻挡间隔件，其包括插入在第一焊盘图案和第二焊盘图案之间的部分，其中，第一焊盘图案的上表面的水平与第二焊盘图案的上表面的水平之间的水平差大于第一焊盘图案的下表面的水平与第二焊盘图案的下表面的水平之间的水平差。
[0008]一种用于制造半导体装置的方法包括：形成限定有源区的隔离区；形成与有源区相交并延伸到隔离区中的栅极沟槽；在栅极沟槽中形成栅极结构；形成第一焊盘图案以接触有源区的第一区；在形成第一焊盘图案之后，形成具有设置在比第一焊盘图案的上表面的水平低的水平上的上表面的第二焊盘图案，其中，第二焊盘图案的上表面接触有源区的第二区；形成下导线以接触第一焊盘图案的上表面并且在与栅极结构相交的方向上延伸；在形成下导线之后，形成上导线和竖直地堆叠在上导线上的位线封盖图案；形成覆盖下导线的侧表面、上导线的侧表面和位线封盖图案的侧表面的位线间隔件；在包括下导线、上导线和位线封盖图案的结构的至少一侧上形成绝缘栅栏；以及形成接触结构以接触绝缘栅栏之间的第二焊盘图案。
附图说明
[0009]从以下结合附图的详细描述中，将更清楚地理解本公开的上述和其它方面以及特征，在附图中：
[0010]图1、图2A、图2B和图2C是示出根据本公开的示例实施例的半导体装置的示图；
[0011]图3A是示出根据本公开的示例实施例的半导体装置的修改示例的截面图；
[0012]图3B是示出根据本公开的示例实施例的半导体装置的修改示例的截面图；
[0013]图3C是示出根据本公开的示例实施例的半导体装置的修改示例的截面图；
[0014]图3D是示出根据本公开的示例实施例的半导体装置的修改示例的截面图；
[0015]图3E是示出根据本公开的示例实施例的半导体装置的修改示例的截面图；
[0016]图4至图30B是示出根据本公开的示例实施例的制造半导体装置的方法的示例的示图。
具体实施方式
[0017]在下文中，将参照附图描述本公开的实施例。
[0018]将参照图1、图2A、图2B和图2C描述根据示例实施例的半导体装置。图1、图2A、图2B和图2C是示出根据示例实施例的半导体装置的示图。在图1、图2A、图2B和图2C中，图1是示出根据示例实施例的半导体装置的示图，图2A是示出沿图1中的线I
‑
I'和II
‑
II'截取的区的截面图，图2B是示出图2A中的区“A”的放大图，图2C是示出沿图1中的线III
‑
III'和IV
‑
IV'截取的区的截面图。
[0019]参照图1、图2A、图2B和图2C，根据示例实施例的半导体装置1可包括衬底3和在存储器单元区CA中限定单元有源区6a1并在外围区PA中限定外围有源区6a2的隔离区9。
[0020]衬底3可以是半导体衬底。例如，衬底3可包括IV族半导体、III
‑
V族化合物半导体或II
‑
VI族化合物半导体。IV族半导体可包括硅、锗或硅锗。在一些实施例中，衬底3可包括硅材料，诸如单晶硅材料。衬底3可包括硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底或包括外延层的衬底。
[0021]隔离区9可被配置为沟槽隔离层。隔离区9可设置在衬底3上，并且可限定单元有源区6a1和外围有源区6a2的侧表面。隔离区9可包括绝缘材料，诸如氧化硅和/或氮化硅。隔离区9可具有沿平面(例如，X
‑
Y平面)设置在不同水平上的下表面。例如，隔离区9可在窄区中具有在第一水平上的下表面，并且可在宽区中具有在比第一水平低的第二水平上的下表面。
[0022]单元有源区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：衬底；有源区，其包括第一杂质区和与所述第一杂质区间隔开的第二杂质区；隔离区，其限定所述有源区；栅极结构，其与所述有源区相交并在平行于所述衬底的第一方向上延伸；第一焊盘图案，其设置在所述第一杂质区上；第二焊盘图案，其设置在所述第二杂质区上；位线，其设置在所述第一焊盘图案上并在第二方向上延伸，其中，所述第二方向垂直于所述第一方向并平行于所述衬底；以及接触结构，其位于所述第二焊盘图案上，其中，所述第二焊盘图案具有在所述第一方向上彼此相对的第一侧表面和第二侧表面，以及在所述第二方向上彼此相对的第三侧表面和第四侧表面，并且其中，所述第一侧表面和所述第二侧表面中的每一个在由所述第一方向和所述第二方向形成的水平面中弯曲，并且所述第三侧表面和所述第四侧表面中的每一个在所述水平面中具有实质上的线形。2.如权利要求1所述的半导体装置，其中，所述第一侧表面和所述第二侧表面中的每一个的中间部分在所述水平面中在所述第一方向上远离所述第一焊盘图案弯曲，并且其中，所述第三侧表面和所述第四侧表面中的每一个在所述水平面中具有在所述第一方向上延伸的线形。3.如权利要求1所述的半导体装置，其中，所述第一焊盘图案在所述水平面中具有圆形。4.如权利要求1所述的半导体装置，还包括：阻挡间隔件，其具有至少部分地围绕所述第一焊盘图案的侧表面的环形；以及缓冲间隔件，其设置在所述阻挡间隔件和所述第一焊盘图案之间。5.如权利要求4所述的半导体装置，其中，所述阻挡间隔件包括第一绝缘材料，并且其中，所述缓冲间隔件包括不同于所述第一绝缘材料的第二绝缘材料。6.如权利要求4所述的半导体装置，其中，所述阻挡间隔件的厚度大于所述缓冲间隔件的厚度。7.如权利要求1所述的半导体装置，其中，所述第一焊盘图案的下表面与所述第一焊盘图案的上表面之间的距离大于所述第二焊盘图案的下表面与所述第二焊盘图案的上表面之间的距离。8.如权利要求1所述的半导体装置，其中，所述第一焊盘图案的上表面的水平与所述第二焊盘图案的上表面的水平之间的水平差大于所述第一焊盘图案的下表面的水平与所述第二焊盘图案的下表面的水平之间的水平差。9.一种半导体装置，包括：有源区，其包括第一杂质区和与所述第一杂质区间隔开的第二杂质区；隔离区，其限定所述有源区；
栅极结构，其设置在栅极沟槽中，在第一方向上延伸，与所述有源区相交，并且延伸到所述隔离区中；第一焊盘图案，其接触所述第一杂质区并设置在所述第一杂质区上；第二焊盘图案，其接触所述第二杂质区，与所述第一焊盘图案间隔开，并设置在所述第二杂质区上；位线，其接触所述第一焊盘图案，在垂直于所述第一方向的第二方向上延伸，并且其中，所述位线设置在所述第一焊盘图案上；接触结构，其接触所述第二焊盘图案并设置在所述第二焊盘图案上；以及间隔件结构，其接触所述位线的侧表面，其中，所述第一焊盘图案的上表面接触所述位线的下表面，并且其中，所述第一焊盘图案的上表面在所述第一方向上的宽度与所述位线的下表面在所述第一方向上的宽度不同。10.如权利要求9所述的半导体装置，其中，在所述第一方向上，所述第一焊盘图案的上表面的宽度大于所述位线的下表面的宽度。11.如权利要求9所述的半导体装置，其中，所述位线包括下导线和设置在所述下导线上的上导线，并且其中，所述间隔件结构包括接触所述下导线的侧表面的第一位线间隔件以及覆盖所述第一位线间隔件并且接触所述上导线的侧表面的第二位线间隔件。12.如权利要求11所述的半导体装置，其中，所述第一焊盘图案的上表面包括与所述下导线竖直地重叠的部分和与所述第一位线间隔件竖直地重叠的部分。13.如权利...

【专利技术属性】
技术研发人员：崔民洙，金昭煐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：