半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本专利技术涉及半导体制造
，特别是涉及半导体结构及其制备方法
。

技术介绍

[0002]动态随机存储器
(Dynamic Random Access Memory
，
DRAM)
是计算机等电子设备中常用的半导体装置，包括用于存储数据的存储单元阵列，以及位于存储单元阵列外围的外围电路组成
。
每个存储单元通常包括字线结构
、
位线结构和电容器
。
字线结构上的字线电压能够控制晶体管的开启和关闭，从而通过位线结构能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中
。
[0003]随着制程工艺的不断发展，
DRAM
的尺寸越来越小，
DRAM
的工艺节点来到
10nm
及以下，
DRAM
器件单位面积的能量密度大幅增高，对器件性能造成不良影响
。
如何在延续
DRAM
微缩趋势的同时确保器件性能满足要求，是亟需解决的问题
。

技术实现思路

[0004]基于此，有必要针对
DRAM
尺寸微缩导致器件性能下降的问题，提供一种半导体结构及其制备方法，使得
DRAM
器件在减小尺寸的同时，仍能满足性能要求
。
[0005]本申请的一个实施例公开了一种半导体结构，包括：衬底，包括阵列排布的有源区和隔开有源区的隔离结构；衬底具有相对的第一表面和第二表面；埋入式字线结构，位于衬底中靠近第一表面的一侧，嵌入有源区；位线结构，位于衬底的第一表面，与有源区电连接；电容结构，位于衬底的第二表面，与有源区一一对应连接
。
[0006]上述半导体结构，字线结构
、
位线结构和有源区位于衬底第一表面的一侧，电容结构位于衬底第二表面的一侧，可以同一区域内形成晶体管结构和电容结构，降低了单个
DRAM
单元的面积；同时，由于晶体管结构和电容结构无需相互挤占对方的空间，因此器件尺寸无需进行微缩，从而可以保证器件性能不受影响
。
此外，由于埋入式字线结构嵌入至有源区内部，可以增强栅极控制能力，提高工作电流
。
[0007]在其中一个实施例中，有源区包括源极端
、
漏极端和位于源极端和漏极端之间的沟道区；位线结构与有源区的源极端连接，电容结构与有源区的漏极端连接
。
[0008]在其中一个实施例中，埋入式字线结构远离第一表面的一侧具有字线导电层，字线导电层嵌入至有源区中的沟道区；埋入式字线结构还包括栅氧化层，位于字线导电层和有源区之间
。
[0009]通过将字线导电层嵌入至有源区中的沟道区，可以在沟道区中形成两个电流通道，分别位于字线结构相对的两侧，从而可以提高器件工作电流，增强栅极控制能力
。
[0010]在其中一个实施例中，源极端与漏极端不在同一平面上
。
[0011]在其中一个实施例中，沟道区垂直于第一表面或者第二表面
。
[0012]在其中一个实施例中，源极端和漏极端为
P
型掺杂，沟道区为
N
型掺杂；或者源极端和漏极端为
N
型掺杂，沟道区为
P
型掺杂
。
[0013]在其中一个实施例中，埋入式字线结构靠近第一表面的一侧具有字线介质层，位于衬底中，字线介质层靠近第一表面的表面与第一表面齐平，并且暴露于衬底的第一表面
。
[0014]字线介质层可以将栅氧化层和字线导电层覆盖在衬底中，对字线导电层和栅氧化层起到良好的保护作用，提高器件性能稳定性
。
[0015]在其中一个实施例中，半导体结构还包括节点接触结构，位于衬底中靠近第二表面的一侧，节点接触结构靠近第二表面的表面与第二表面平齐，并且暴露于衬底的第二表面；电容结构通过节点接触结构与有源区的漏极端电连接
。
[0016]本申请的另一方面还公开了一种半导体结构的制备方法，包括：提供衬底，衬底包括阵列排布的有源区和隔开有源区的隔离结构，衬底具有相对的第一表面和第二表面；形成埋入式字线结构，埋入式字线结构位于衬底中靠近第一表面的一侧，且嵌入有源区；形成位线结构，位线结构位于衬底的第一表面，与有源区电连接；形成电容结构，电容结构位于衬底的第二表面，与有源区一一对应连接
。
[0017]上述半导体结构的制备方法，通过在靠近衬底第一表面的一侧形成字线结构
、
位线结构和有源区，在靠近衬底第二表面的一侧形成电容结构，使得晶体管结构和电容结构共用同一平面区域，降低了单个
DRAM
单元的面积；同时，由于晶体管结构和电容结构无需相互挤占对方的空间，因此器件尺寸无需进行微缩，从而可以保证器件性能不受影响
。
此外，通过将埋入式字线结构嵌入至有源区，可以增强栅极控制能力，提高工作电流
。
[0018]在其中一个实施例中，形成埋入式字线结构，包括：于第一表面形成第一图案化掩膜层；基于第一图案化掩膜层于衬底中形成字线沟槽，字线沟槽沿第一方向延伸；于字线沟槽中形成埋入式字线结构
。
[0019]在其中一个实施例中，于字线沟槽中形成埋入式字线结构，包括：形成栅氧化层，栅氧化层覆盖字线沟槽的底部和侧壁；形成字线导电层，字线导电层填满字线沟槽，且覆盖第一表面；去除第一表面上的字线导电层；降低字线沟槽中的字线导电层的厚度；于字线导电层的上表面形成字线介质层
。
[0020]在其中一个实施例中，形成位线结构，包括：形成位线导电材料层，位线导电材料层覆盖第一表面和埋入式字线结构；于位线导电材料层的上表面形成第二图案化掩膜层；基于第二图案化掩膜层刻蚀位线导电材料层，直至暴露出第一表面，以形成位线结构，位线结构沿第二方向延伸
。
[0021]在其中一个实施例中，位线导电材料层包括：金属层和金属阻挡层，金属阻挡层位于金属层和第一表面之间
。
[0022]在其中一个实施例中，形成位线结构之后，还包括：形成位线介质层，位线介质层填满位线结构之间的间隙，位线介质层的顶面与位线结构的顶面齐平
。
[0023]在其中一个实施例中，形成位线介质层之后，还包括：形成绝缘材料层，绝缘材料层覆盖位线结构和位线介质层的表面；于绝缘材料层的表面形成金属互连层；将所得结构键合至支撑基板，其中，金属互连层远离衬底的表面为键合面；对衬底的第二表面进行减薄
。
[0024]在其中一个实施例中，形成电容结构之前，还包括：于衬底中靠近第二表面的一侧形成节点接触结构，节点接触结构与有源区一一对应连接
。
[0025]在其中一个实施例中，形成电容结构，包括：于第二表面形成若干阵列排布的电容
结构，电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构，其特征在于，包括：衬底，包括阵列排布的有源区和隔开所述有源区的隔离结构；所述衬底具有相对的第一表面和第二表面；埋入式字线结构，位于所述衬底中靠近所述第一表面的一侧，嵌入所述有源区；位线结构，位于所述衬底的第一表面，与所述有源区电连接；电容结构，位于所述衬底的第二表面，与所述有源区一一对应连接
。2.
根据权利要求1所述的半导体结构，其特征在于，所述有源区包括源极端
、
漏极端和位于所述源极端和所述漏极端之间的沟道区；所述位线结构与所述有源区的源极端连接，所述电容结构与所述有源区的漏极端连接
。3.
根据权利要求2所述的半导体结构，其特征在于，所述埋入式字线结构远离所述第一表面的一侧具有字线导电层，所述字线导电层嵌入至所述有源区中的沟道区；所述埋入式字线结构还包括栅氧化层，位于所述字线导电层和所述有源区之间
。4.
根据权利要求2所述的半导体结构，其特征在于，所述源极端与所述漏极端不在同一平面上
。5.
根据权利要求2所述的半导体结构，其特征在于，所述沟道区垂直于所述第一表面或者所述第二表面
。6.
根据权利要求2所述的半导体结构，其特征在于，所述源极端和所述漏极端为
P
型掺杂，所述沟道区为
N
型掺杂；或者所述源极端和所述漏极端为
N
型掺杂，所述沟道区为
P
型掺杂
。7.
根据权利要求3所述的半导体结构，其特征在于，所述埋入式字线结构靠近所述第一表面的一侧具有字线介质层，位于所述衬底中，所述字线介质层靠近所述第一表面的表面与所述第一表面齐平，并且暴露于所述衬底的第一表面
。8.
根据权利要求2‑7任一项所述的半导体结构，其特征在于，所述半导体结构还包括节点接触结构，位于所述衬底中靠近所述第二表面的一侧，所述节点接触结构靠近所述第二表面的表面与所述第二表面平齐，并且暴露于所述衬底的第二表面；所述电容结构通过所述节点接触结构与所述有源区的漏极端电连接
。9.
一种半导体结构的制备方法，其特征在于，包括：提供衬底，所述衬底包括阵列排布的有源区和隔开所述有源区的隔离结构，所述衬底具有相对的第一表面和第二表面；形成埋入式字线结构，所述埋入式字线结构位于所述衬底中靠近所述第一表面的一侧，且嵌入所述有源区；形成位线结构，所述位线结构位于所述衬底的第一表面，与所述有源区电连接；形成电容结构，所述电容结构位于所述衬底的所述第二表面，与所述有源区一一对应连接
。10.
根据权利要求9所述的半导体结构的制备方法，其特征在于，所述形成埋入式字线结构，包括：于所述第一表面形成第一图案化掩膜层；基于所述第一图案化掩膜层于所述衬底中形成字线沟槽，所述字线沟槽沿第一方向延
伸；于所述字线...

【专利技术属性】
技术研发人员：李敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：