半导体元件的制备方法技术

本公开提供一种半导体元件的制备方法。该制备方法包括提供一基底；形成一金属化层在该基底上；形成一上介电层在该金属化层上；形成一第一牺牲层与一第二牺牲层，其每一个穿过该上介电层与该金属化层；移除该上介电层；形成一宽度控制结构在该第一牺牲层与该第二牺牲层之间，其中该宽度控制结构界定一凹陷以暴露该金属化层；形成一保护层在该宽度控制结构的该凹陷内；移除该宽度控制结构以暴露该金属化层的一部分；以及图案化该金属化层以形成一字元线在该第一牺牲层与该第二牺牲层之间。元线在该第一牺牲层与该第二牺牲层之间。元线在该第一牺牲层与该第二牺牲层之间。

【技术实现步骤摘要】
半导体元件的制备方法


[0001]本申请案主张美国第17/831,593及17/831,892号专利申请案的优先权(即优先权日为“2022年6月3日”)，其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体元件的制备方法。特别是有关于一种方法，其使用一宽度控制结构以确定一字元线的宽度。

技术介绍

[0003]随着电子产业的快速发展，集成电路(ICs)的发展已经达到高效能以及小型化。在IC材料以及设计的技术进步产生了数代的ICs，而其每一代均具有比上一代更小、更复杂的电路。
[0004]一动态随机存取存储器(DRAM)元件是一种随机存取存储器，其将数据的每一位元存储在一集成电路内的一单独电容器中。通常，一DRAM以每个单元的一个电容器以及一个晶体管而排列成一正方形阵列。一种垂直晶体管已经针对4F
2 DRAM单元进行开发，其中F代表微影最小特征宽度或临界尺寸(CD)。然而，近来，随着字元线间距不断缩减，使得DRAM制造商面临着缩减存储器单元面积的巨大挑战。举例来说，一位元线的通道容易与一字元线接触，借此由于一微影制程的一叠对误差而导致短路。
[0005]上文的“先前技术”说明仅提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0006]本公开的一实施例提供一种半导体元件的制备方法。该制备方法包括提供一基底，在该基底中包括一第一电容器结构以及一第二电容器结构；形成一金属化层在该基底上；形成一上介电层在该金属化层上；形成一第一牺牲层以及一第二牺牲层，其每一个穿过该上介电层与该金属化层，其中该第一牺牲层与该第一电容器结构垂直地重叠，且该第二牺牲层与该第二电容器结构垂直地重叠；移除该上介电层；形成一宽度控制结构在该第一牺牲层与该第二牺牲层之间，其中该宽度控制结构界定一凹陷以暴露该金属化层；形成一保护层在该宽度控制结构的该凹陷内；移除该宽度控制结构以暴露该金属化层的一部分；以及图案化该金属化层以形成一字元线在该第一牺牲层与该第二牺牲层之间。
[0007]本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括提供一基底；形成一金属化层在该基底上；形成一上介电层在该金属化层上；形成一第一牺牲层、一第二牺牲层以及一第三牺牲层以穿过该上介电层与该金属化层，其中该第一牺牲层沿着一第一方向而对准该第三牺牲层，且该第二牺牲层沿该第一方向并不与该第一牺牲层与该第三牺牲层重叠；形成一宽度控制结构在该第一牺牲层与该第三牺牲层之间，其中该宽度控制结构界定一凹陷以暴露该上介电层；形成一保护层在该凹陷内；移除该宽度控制结构以暴露该金属化层的一部分；以及图案化该金属化层以形成围绕该第一牺牲层的一第一字元
线、形成围绕该第二牺牲层的一第二字元线，以及形成围绕该第三牺牲层的一第三字元线。
[0008]本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括提供一基底；形成一金属化层在该基底上；形成一上介电层在该金属化层上；形成一第一牺牲层与一第二牺牲层以穿过该上介电层与该金属化层；移除该上介电层在该第一牺牲层与该第二牺牲层之间的一部分，以暴露该金属化层；形成一宽度控制结构以覆盖该金属化层的一第一部分并暴露该金属化层的一第二部分；以及图案化该金属化层以形成围绕该第一牺牲层的一第一字元线以及形成围绕该第二牺牲层的一第二字元线。
[0009]本公开的该等实施例提供一半导体元件的制备方法。在此实施例中，该字元线的图案可由一宽度控制结构所决定。再者，该字元线可不使用微影制程而形成，这可能会导致叠对错误，然后导致在一通道层与该字元线之间的一漏电流。此外，可借由确定该宽度控制结构的该厚度来精确地控制该字元线的该宽度。因此，可提高该半导体元件的效能。
[0010]上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
[0011]借由参考详细描述以及权利要求而可以获得对本公开更完整的理解。本公开还应理解为与图式的元件编号相关联，而图式的元件编号在整个描述中代表类似的元件。
[0012]图1A是顶视示意图，例示本公开一些实施例的半导体元件。
[0013]图1B是剖视示意图，例示本公开一些实施例如图1A所示的半导体元件沿剖线A
‑
A'的剖面。
[0014]图2A、图2B及图2C是流程示意图，例示本公开一些实施例的半导体元件的制备方法。
[0015]图3A是顶视示意图，例示本公开一些实施例制备半导体元件方法的一例子的一或多个阶段。
[0016]图3B是剖视示意图，例示本公开一些实施例沿着图3A的剖线A
‑
A'的剖面。
[0017]图4A是顶视示意图，例示本公开一些实施例制备半导体元件方法的一例子的一或多个阶段。
[0018]图4B是剖视示意图，例示本公开一些实施例沿着图4A的剖线A
‑
A'的剖面。
[0019]图5A是顶视示意图，例示本公开一些实施例制备半导体元件方法的一例子的一或多个阶段。
[0020]图5B是剖视示意图，例示本公开一些实施例沿着图5A的剖线A
‑
A'的剖面。
[0021]图6A是顶视示意图，例示本公开一些实施例制备半导体元件方法的一例子的一或多个阶段。
[0022]图6B是剖视示意图，例示本公开一些实施例沿着图6A的剖线A
‑
A'的剖面。
[0023]图7A是顶视示意图，例示本公开一些实施例制备半导体元件方法的一例子的一或
多个阶段。
[0024]图7B是剖视示意图，例示本公开一些实施例沿着图7A的剖线A
‑
A'的剖面。
[0025]图8A是顶视示意图，例示本公开一些实施例制备半导体元件方法的一例子的一或多个阶段。
[0026]图8B是剖视示意图，例示本公开一些实施例沿着图8A的剖线A
‑
A'的剖面。
[0027]图9A是顶视示意图，例示本公开一些实施例制备半导体元件方法的一例子的一或多个阶段。
[0028]图9B是剖视示意图，例示本公开一些实施例沿着图9A的剖线A
‑
A'的剖面。
[0029]图10A是顶视示意图，例示本公开一些实施例制备半导体元件方法的一例子的一或多个阶段。
[0030]图10B是剖视示意图，例示本公开一些实施例沿着图10A的剖线A
‑
A'的剖面。
[0031]图11A是顶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件的制备方法，包括：提供一基底，在该基底中包括一第一电容器结构以及一第二电容器结构；形成一金属化层在该基底上；形成一上介电层在该金属化层上；形成一第一牺牲层以及一第二牺牲层，其每一个穿过该上介电层与该金属化层，其中该第一牺牲层与该第一电容器结构垂直地重叠，且该第二牺牲层与该第二电容器结构垂直地重叠；移除该上介电层；形成一宽度控制结构在该第一牺牲层与该第二牺牲层之间，其中该宽度控制结构界定一凹陷以暴露该金属化层；形成一保护层在该宽度控制结构的该凹陷内；移除该宽度控制结构以暴露该金属化层的一部分；以及图案化该金属化层以形成一字元线在该第一牺牲层与该第二牺牲层之间。2.如权利要求1所述的制备方法，还包括形成一第一间隙子在该第一牺牲层上以及形成一第二间隙子在该第二牺牲层上，其中该宽度控制结构在该第一间隙子与该第二间隙子之间。3.如权利要求2所述的制备方法，其中形成该宽度控制结构包括：形成一宽度控制层以覆盖该第一牺牲层、该第一间隙子、该第二牺牲层、该第二间隙子以及该金属...

【专利技术属性】
技术研发人员：庄英政，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：