【技术实现步骤摘要】
一种半导体结构及其制作方法
[0001]本公开实施例涉及半导体领域,特别涉及一种半导体结构及其制作方法
。
技术介绍
[0002]存储器是用来存储程序和各种数据信息的记忆部件
。
一般计算机系统使用的随机存取内存
(Random Access Memory
,
RAM)
可分为动态随机存取存储器
(Dynamic Random Access Memory
,
DRAM)
与静态随机存取存储器
(Static Random
‑
Access Memory
,
SRAM)
两种,动态随机存取存储器是计算机中常用的半导体存储器件,由许多重复的存储单元组成
。
[0003]存储单元通常包括电容器和晶体管,晶体管的漏极与位线相连
、
源极与电容器相连,电容器包括电容接触结构和电容,存储单元的字线能够控制晶体管的沟道区的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储
。
[0004]然而有必要提高半导体结构的电学性能
。
技术实现思路
[0005]本公开实施例提供一种半导体结构及其制作方法,至少可以提高半导体结构的电学性能
。
[0006]根据本公开一些实施例,本公开实施例一方面提供一种半导体结构,衬底,包括阵列排布的有源区和隔开所述有源区的隔离结构;所述衬 ...
【技术保护点】
【技术特征摘要】
1.
一种半导体结构,其特征在于,包括:衬底,包括阵列排布的有源区和隔开所述有源区的隔离结构;所述衬底具有相对的第一表面和第二表面;埋入式字线结构,位于所述衬底中靠近所述第二表面的一侧,嵌入所述有源区;位线结构,位于所述衬底的所述第一表面,与所述有源区电连接;电容结构,位于所述衬底的所述第二表面,与所述有源区一一对应连接
。2.
根据权利要求1所述的半导体结构,其特征在于,所述有源区包括第一源漏掺杂区和第二源漏掺杂区,所述第一源漏掺杂区由所述第二表面向所述衬底内延伸,所述第二源漏掺杂区由所述第一表面向所述衬底内延伸;所述埋入式字线结构位于所述衬底内且自所述第二表面向所述第一表面延伸,所述第一源漏掺杂区位于所述埋入式字线结构相对两侧的同一所述有源区内,并且所述埋入式字线结构沿第一方向延伸;所述位线结构位于所述衬底的所述第一表面,且所述位线结构与所述第二源漏掺杂区电连接,并且所述位线结构沿第二方向延伸;所述电容结构位于所述衬底的所述第二表面,并且与所述第一源漏掺杂区电连接
。3.
根据权利要求2所述的半导体结构,其特征在于,所述第一源漏掺杂区与所述第二源漏掺杂区的掺杂离子的离子类型相同
。4.
根据权利要求2所述的半导体结构,其特征在于,所述第一源漏掺杂区包括:第一子掺杂区及第二子掺杂区,所述第一子掺杂区与所述第二子掺杂区间隔设置于所述埋入式字线结构的相对两侧的同一所述有源区内,且在沿所述有源区的排布方向上,所述第一子掺杂区的宽度大于或等于所述第二子掺杂区的宽度
。5.
根据权利要求4所述的半导体结构,其特征在于,所述第一子掺杂区的宽度与所述第二子掺杂区的宽度之间的差值小于所述第二子掺杂区宽度的
1/3。6.
根据权利要求4所述的半导体结构,其特征在于,所述第二子掺杂区的掺杂浓度高于所述第一子掺杂区的掺杂浓度
。7.
根据权利要求2所述的半导体结构,其特征在于,在所述第二表面朝向所述第一表面的方向上,所述埋入式字线结构的厚度为所述衬底厚度的
1/3
~
2/3。8.
根据权利要求2所述的半导体结构,其特征在于,所述有源区还包括沟道区,所述沟道区位于所述第一源漏掺杂区和所述第二源漏掺杂区之间,且与所述第一源漏掺杂区连接;所述埋入式字线结构包括字线导电层和字线保护层,所述第一源漏掺杂区位于所述埋入式字线结构相对两侧的同一所述有源区内,至少部分所述字线导电层位于所述沟道区内
。9.
根据权利要求8所述的半导体结构,其特征在于,所述沟道区垂直于所述第一表面或者所述第二表面
。10.
根据权利要求8所述的半导体结构,其特征在于,在所述第二表面朝向所述第一表面的方向上,所述字线导电层的厚度大于或等于所述沟道区的厚度
。11.
一种半导体结构的制作方法,其特征在于,包括:提供衬底,所述衬底包括阵列排布的有源区和隔开所述有源区的隔离结构,所述衬底具有相对的第一表面和第二表面;
形成埋入式字线结构,所述埋入式字线结构位于所述衬底中靠...
【专利技术属性】
技术研发人员:李敏,
申请(专利权)人:长鑫存储技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。