用于半导体装置的多路复用器制造方法及图纸

一种存储器装置能够包括存储器单元阵列，其包括：多个竖直堆叠的存储器单元层级；相应多个水平存取线，其耦合到所述多个存储器单元层级中的每一者；以及多个竖直感测线，其耦合到所述多个存储器层级中的每一者

【技术实现步骤摘要】
【国外来华专利技术】用于半导体装置的多路复用器


[0001]本公开大体上涉及存储器装置，且更特定来说，涉及用于半导体装置的多路复用器
。

技术介绍

[0002]存储器通常在例如计算机
、
手机
、
手持装置等等的电子系统中实施
。
存在许多不同类型的存储器，包含易失性及非易失性存储器
。
易失性存储器可需要电力来维持其数据且可包含随机存取存储器
(RAM)、
动态随机存取存储器
(DRAM)、
静态随机存取存储器
(SRAM)
及同步动态随机存取存储器
(SDRAM)。
非易失性存储器可通过当未被供电时保持所存储的数据而提供持久数据且可包含
NAND
快闪存储器
、NOR
快闪存储器
、
氮化物只读存储器
(NROM)、
相变存储器
(
例如相变随机存取存储器
)、
电阻式存储器
(
例如电阻式随机存取存储器
)、
交叉点存储器
、
铁电随机存取存储器
(FeRAM)
或其类似者
。
[0003]随着设计规则的收缩，较少半导体空间可用于制造存储器
(
包含
DRAM
阵列
)。
用于
DRAM
的相应存储器单元可包含存取装置，例如晶体管，其具有由沟道及主体区分离的第一及第二源极
/
漏极区
。
栅极可与沟道区相对，且通过栅极电介质与其分离
。
存取线
(
例如字线
)
电耦合到
DRAM
单元的栅极
。DRAM
单元可包含存储节点，例如电容器单元，其通过存取装置耦合到感测线
。
存取装置可通过耦合到存取晶体管的存取线来激活
(
例如以选择单元
)。
电容器可存储对应于相应单元的数据值
(
例如逻辑“1”或“0”)
的电荷
。
附图说明
[0004]图1是根据本公开的数个实施例的竖直三维
(3D)
存储器的示意图
。
[0005]图2是根据本公开的数个实施例的的透视图，所述透视图将三维
(3D)
半导体存储装置展示为阵列中的垂直定向的存储器单元堆叠
。
[0006]图
3A
到
3B
是说明根据本公开的数个实施例的半导体装置的三节点存取装置的沟道及主体区的透视图
。
[0007]图4是根据本公开的数个实施例的半导体装置的多路复用器的横截面图
。
[0008]图5是根据本公开的数个实施例的存储器单元阵列的自顶向下视图
。
[0009]图6是根据本公开的数个实施例的半导体装置的多个多路复用器的示意图
。
[0010]图
7A
是根据本公开的数个实施例的用于半导体装置的多路复用器的示意图
。
[0011]图
7B
是根据本公开的数个实施例的半导体装置的时序图
。
[0012]图8是根据本公开的数个实施例的用于半导体装置的感测放大器的示意图
。
[0013]图9是根据本公开的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图
。
具体实施方式
[0014]本公开的实施例描述一种用于半导体装置的多路复用器
。
多路复用器的第一部分
集成到竖直堆叠存储器单元阵列的底部部分，且多路复用器的第二部分构建到竖直堆叠存储器单元阵列之下的衬底中
。
所述阵列可包含水平存取装置
、
竖直感测线及水平存取线
。
将多路复用器的一部分构建到竖直堆叠中而不是将整个多路复用器构建到竖直堆叠之下的衬底材料中增加竖直堆叠的底部下方及衬底材料中的可用空间量
。
增加的可用空间量可允许额外电路系统，例如待形成在竖直堆叠下方的阵列下半导体
(SuA)
电路系统
。
将多路复用器的一部分构建到竖直堆叠中也可允许多路复用器构建在较小裸片上
。
[0015]本文中的图式遵循编号惯例，其中第一个或前几个数字对应于图式的图号，且其余数字标识图式中的元件或组件
。
可通过使用类似数字来标识不同图式之间的类似元件或组件
。
例如，参考数字
230
可指代图2中的元件“30”，且类似元件在图
3A
中可标注为
330。
一个图式内的类似元件可用后接连字符及另一数字或字母的参考数字来指代
。
例如，
203
‑1在图2中可指代元件
203
‑1，且
203
‑2可指代元件
203
‑2，其可类似于元件
203
‑
1。
通常可在不具有连字符及额外数字或字母的情况下参考此类类似元件
。
例如，元件
203
‑
1、203
‑2及
203
‑
Q
或其它类似元件可统称为
203。
[0016]图1是根据本公开的数个实施例的竖直三维
(3D)
存储器的示意图
。
图1说明可具有多个子单元阵列
101
‑
1、101
‑
2、
…
、101
‑
N
的单元阵列
。
子单元阵列
101
‑
1、101
‑
2、
…
、101
‑
N
可沿第二方向
(D2)105
布置
。
子单元阵列中的每一者
(
例如，子单元阵列
101
‑
2)
可包含多个存取线
107
‑
1、107
‑
2、
…
、107
‑
Q(
其也可称为字线
)。
此外，子单元阵列中的每一者
(
例如，子单元阵列
101
‑
2)
可包含多个感测线
103
‑
1、103
‑
2、
…
、103
‑
Q(
其也可称为位线
、
数据线或数字线
)。
在图1中，说明存取线
107本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种存储器装置，其包括：存储器单元阵列，其包括：多个竖直堆叠的存储器单元层级；相应多个水平存取线，其耦合到所述多个存储器单元层级中的每一者；多个竖直感测线，其耦合到所述多个存储器单元层级中的每一者；及多个多路复用器，其各自耦合到相应竖直感测线，其中：所述多个多路复用器中的每一者包含相应第一部分及相应第二部分；所述所述相应第一部分耦合到所述存储器单元阵列，且经配置以将竖直感测线耦合到存储节点的竖直部分；且所述相应第二部分形成在衬底材料上，且经配置以将所述相应竖直感测线电耦合到水平感测线；及阵列下半导体
(SuA)
电路系统，其包括多个感测放大器，每一感测放大器耦合到所述多个多路复用器的相应子集
。2.
根据权利要求1所述的存储器装置，其中每一多路复用器的所述相应第一部分经由所述相应竖直感测线耦合在所述多个竖直堆叠层级与所述相应水平感测线之间
。3.
根据权利要求1至2中任一权利要求所述的存储器装置，其中所述
SuA
迂回进一步包括控制电路系统，所述控制电路系统耦合到所述多个多路复用器中的每一者的相应多路复用器开关，且经配置以致使所述相应多路复用器将所述相应竖直感测线电耦合到所述相应水平感测线
。4.
根据权利要求1至2中任一权利要求所述的存储器装置，其中所述多路复用器的所述第二部分是选择器
SuA
电路系统
。5.
根据权利要求1至2中任一权利要求所述的存储器装置，其中每一多路复用器的所述第一部分与每一多路复用器的所述第二部分分开形成
。6.
根据权利要求1至2中任一权利要求所述的存储器装置，其中所述多个多路复用器中的每一者的多路复用器开关的第一端子耦合到所述相应竖直感测线，且所述多路复用器开关的第二端子耦合到金属填充物
。7.
根据权利要求6所述的存储器装置，其中所述金属填充物用金属材料形成在所述存储节点的水平部分中
。8.
根据权利要求6所述的存储器装置，其中所述金属填充物平行于所述存储节点的多个水平部分且与所述多个水平部分竖直地成一直线地伸展
。9.
根据权利要求6所述的存储器装置，其中所述金属填充物耦合到所述存储节点的竖直部分
。10.
根据权利要求1至2中任一权利要求所述的存储器装置，其中所述水平感测线耦合到包含选择器
SuA
电路系统及所述感测放大器的所述
SuA
电路系统
。11.
根据权利要求1至2中任一权利要求所述的存储器装置，其中所述相应竖直感测线耦合到所述多路复用器...

【专利技术属性】
技术研发人员：何源，T，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：