微电子装置、相关电子系统及形成微电子装置的方法制造方法及图纸

本申请大体上涉及微电子装置、相关电子系统及形成微电子装置的方法。一种微电子装置包括存储器单元竖直堆叠，存储器单元的每一竖直堆叠包括：存取装置竖直堆叠；电容器竖直堆叠，其与所述存取装置竖直堆叠水平相邻；及导电支柱结构，其竖直延伸穿过所述存取装置竖直堆叠。所述微电子装置进一步包括：多路复用器及额外晶体管，其竖直上覆于所述存储器单元竖直堆叠；及全局数字线，其竖直上覆于所述多路复用器及所述额外晶体管。用器及所述额外晶体管。用器及所述额外晶体管。

【技术实现步骤摘要】
微电子装置、相关电子系统及形成微电子装置的方法
[0001]优先权主张
[0002]本申请主张2022年6月2日申请的标题为“微电子装置、相关电子系统及形成微电子装置的方法(Microelectronic Devices,Related Electronic Systems,and MetHods of Forming Microelectronic Devices)”的序列号为17/805,201的美国专利申请的申请日权益，所述美国专利申请的全部公开内容特此以引用方式并入本文中。


[0003]在各种实施例中，本公开大体上涉及微电子装置设计及制造领域。更特定来说，本公开涉及由独立形成的微电子装置结构形成微电子装置的方法及相关微电子装置及电子系统。

技术介绍

[0004]微电子装置设计者通常期望通过减小个别特征的尺寸及通过减小相邻特征之间的间隔距离来提高微电子装置内特征的集成度或密度。另外，微电子装置设计者通常期望设计不仅小型而且提供性能优势以及简化设计的架构。
[0005]微电子装置的一个实例是存储器装置。存储器装置通常提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，包含(但不限于)：易失性存储器装置，例如动态随机存取存储器(DRAM)装置；及非易失性存储器装置，例如NAND快闪存储器装置。DRAM装置的典型存储器单元包含一个存取装置(例如晶体管)及一个存储器存储结构(例如电容器)。半导体装置的现代应用可采用大量存储器单元，其布置成展现存储器单元行及列的存储器阵列。存储器单元可通过沿存储器阵列的存储器单元行及列布置的数字线(例如位线、数据线)及字线(例如存取线)来电存取。存储器阵列可呈二维(2D)以便展现存储器单元的单个层面(例如单个层级、单个层阶)，或可呈三维(3D)以便展现存储器单元的多个层面(例如多个层阶、多个层级)。
[0006]下伏于存储器装置的存储器阵列的基底控制逻辑结构内的控制逻辑装置已用于控制存储器装置的存储器单元的操作(例如存取操作、读取操作、写入操作)。可提供通过布线及互连结构来与存储器阵列的存储器单元电连通的控制逻辑装置的组合件。然而，用于在基底控制逻辑结构之上形成存储器阵列的处理条件(例如温度、压力、材料)会限制基底控制逻辑结构内控制逻辑装置的配置及性能。另外，在基底控制逻辑结构内采用的不同控制逻辑装置的数量、尺寸及布置也会非期望地阻碍存储器装置的大小(例如水平占用面积)减小及/或存储器装置的性能改进(例如更快存储器单元开/关速度、更低阈值切换电压要求、更快数据传送速率、更低功耗)。此外，随着存储器阵列的密度及复杂性提高，控制逻辑装置的复杂性也提高。在一些例子中，控制逻辑装置比存储器装置占用更多面积以降低存储器装置的存储器密度。

技术实现思路

[0007]在一些实施例中，一种微电子装置包括存储器单元竖直堆叠，存储器单元的每一竖直堆叠包括：存取装置竖直堆叠；电容器竖直堆叠，其与所述存取装置竖直堆叠水平相邻；及导电支柱结构，其竖直延伸穿过所述存取装置竖直堆叠。所述微电子装置进一步包括：多路复用器及额外晶体管，其竖直上覆于所述存储器单元竖直堆叠；及全局数字线，其竖直上覆于所述多路复用器及所述额外晶体管。
[0008]在其它实施中，一种微电子装置包括：动态随机存取存储器(DRAM)单元竖直堆叠，每一DRAM单元包括与存取装置水平相邻的存储装置；至少一个多路复用器，其竖直上覆于所述DRAM单元竖直堆叠中的至少一者；及至少一个额外晶体管结构，其竖直上覆于所述DRAM单元竖直堆叠中的所述至少一者且与所述至少一个多路复用器水平相邻，所述至少一个多路复用器及所述至少一个额外晶体管结构共享源极区。
[0009]在其它实施例中，一种形成微电子装置的方法包括：在竖直延伸穿过彼此水平相邻的存取装置竖直堆叠的开口中形成导电材料以形成与所述存取装置竖直堆叠中的每一者的所述存取装置电连通的导电支柱结构；在所述开口中的所述导电材料之上形成绝缘衬层材料；移除所述开口的所述绝缘衬层材料的下部及所述下部处的所述导电材料以形成个别地与所述存取装置竖直堆叠中的一者电连通的隔离导电支柱结构；在所述存取装置竖直堆叠中的每一者的与所述导电支柱结构相对的一侧上穿过竖直交替第一材料及第二材料的堆叠结构形成沟槽；在所述沟槽中形成电容器结构竖直堆叠以形成存储器单元竖直堆叠，存储器单元的每一竖直堆叠包括与存取装置竖直堆叠电连通的电容器结构竖直堆叠；及在所述存储器单元竖直堆叠中的每一者之上竖直形成多路复用器及至少一个额外晶体管。
[0010]在额外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括：电容器结构竖直堆叠，其与存取装置竖直堆叠水平相邻；导电板结构，其与所述电容器结构中的每一者的电极电连通；导电支柱结构，其与所述存取装置竖直堆叠电连通；电容器结构额外竖直堆叠，其包括与所述导电支柱结构电连通的额外电极，所述导电板结构水平介入于所述电容器结构额外竖直堆叠与所述电容器结构竖直堆叠之间；及多路复用器及泄放晶体管，其竖直上覆于所述电容器结构竖直堆叠及所述存取装置竖直堆叠。
附图说明
[0011]图1A到图1L是说明根据本公开的实施例的形成第一微电子装置结构的方法的简化部分俯视图(图1A及图1J)及简化部分横截面图(图1B到图1I、图1K及图1L)；
[0012]图2A及图2B是根据本公开的实施例的由第一微电子装置结构及第二微电子装置结构形成的微电子装置的简化部分横截面图；及
[0013]图3是根据本公开的实施例的电子系统的示意框图。
具体实施方式
[0014]随附包含的图示不意味着任何特定系统、微电子结构、微电子装置或其集成电路
的实际视图，而是仅为用于描述本文中的实施例的理想化表示。图之间的共同元件及特征可保留相同数字符号，只是为了便于下文描述，参考数字以其上引入或最充分描述元件的图式的编号开头。
[0015]下文描述提供例如材料类型、材料厚度及处理条件的特定细节以便提供本文中所描述的实施例的透彻描述。然而，所属领域的一般技术人员应理解，可在不采用这些特定细节的情况下实践本文中所公开的实施例。实际上，可结合在半导体工业中采用的常规制造技术来实践实施例。另外，本文中所提供的描述不形成用于制造微电子装置(例如半导体装置、存储器装置)、设备或电子系统或完整微电子装置、设备或电子系统的完整工艺流程。下文所描述的结构不形成完整微电子装置、设备或电子系统。下文仅详细描述理解本文中所描述的实施例所需的那些过程动作及结构。由结构形成完整微电子装置、设备或电子系统的额外动作可通过常规技术执行。
[0016]本文中所描述的材料可通过常规技术形成，包含(但不限于)旋涂、毯覆式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD、物理气相沉积(PVD)、等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微电子装置，其包括：存储器单元竖直堆叠，存储器单元的每一竖直堆叠包括：存取装置竖直堆叠；电容器竖直堆叠，其与所述存取装置竖直堆叠水平相邻；及导电支柱结构，其竖直延伸穿过所述存取装置竖直堆叠；多路复用器及额外晶体管，其竖直上覆于所述存储器单元竖直堆叠；及全局数字线，其竖直上覆于所述多路复用器及所述额外晶体管。2.根据权利要求1所述的微电子装置，其中每一多路复用器个别地与所述额外晶体管中的一者共享源极区。3.根据权利要求1所述的微电子装置，其进一步包括竖直延伸穿过所述存储器单元竖直堆叠且与所述存储器单元竖直堆叠的所述电容器竖直堆叠相邻的导电板结构。4.根据权利要求3所述的微电子装置，其中成对的所述额外晶体管与所述导电板结构电连通。5.根据权利要求1所述的微电子装置，其中：所述多路复用器中的一者竖直上覆于存储器单元的每一竖直堆叠；且两个多路复用器位于存储器单元的水平相邻竖直堆叠的水平相邻导电支柱结构之间。6.根据权利要求1所述的微电子装置，其中水平相邻多路复用器个别地与竖直延伸穿过存储器单元的不同竖直堆叠的导电支柱结构电连通。7.根据权利要求1所述的微电子装置，其进一步包括与所述存储器单元竖直堆叠中的多者相交的导电结构竖直堆叠。8.根据权利要求7所述的微电子装置，其中所述导电结构竖直堆叠的每一导电结构经配置以与所述导电结构竖直堆叠相交的所述存储器单元竖直堆叠的存取装置电连通。9.根据权利要求1至8中任一权利要求所述的微电子装置，其进一步包括个别地与所述多路复用器中的一者的漏极区及所述全局数字线中的一者电连通的全局数字线接触结构。10.根据权利要求1至8中任一权利要求所述的微电子装置，其中彼此水平相邻的成对的所述额外晶体管的漏极区彼此电连通。11.根据权利要求1至8中任一权利要求所述的微电子装置，其中所述多路复用器中的每一者的源极区与所述导电支柱结构中的一者电连通。12.一种微电子装置，其包括：动态随机存取存储器DRAM单元竖直堆叠，每一DRAM单元包括与存取装置水平相邻的存储装置；至少一个多路复用器，其竖直上覆于所述DRAM单元竖直堆叠中的至少一者；及至少一个额外晶体管结构，其竖直上覆于所述DRAM单元竖直堆叠中的所述至少一者且与所述至少一个多路复用器水平相邻，所述至少一个多路复用器及所述至少一个额外晶体管结构共享源极区。13.根据权利要求12所述的微电子装置，其进一步包括竖直上覆于所述至少一个多路复用器的全局数字线。14.根据权利要求12所述的微电子装置，其中所述源极区与竖直延伸穿过所述DRAM单元竖直堆叠中的所述至少一者的导电支柱结构电连通。
15.根据权利要求12所述的微电子装置，其中所述至少一个多路复用器的漏极区与全局数字线电连通。16.根据权利要求12所述的微电子装置，其中所述至少一个额外晶体管结构的漏极区与导电板结构电连通。17.根据权利要求12所述的微电子装置，其中所述至少一个多路复用器的漏极区与所述至少一个额外晶体管的漏极区水平对准。18.根据权利要求17所述的微电子装置，其中所述至少一个多路复用器的所述漏极区及所述至少一个额外晶体管的所述漏极区与所述至少一个多路复用器电连通的全局数字线水平对准...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：