像素阵列制造技术

本发明专利技术公开一种像素阵列，其位于一基板上且包括多个像素组。每一像素组包括一第一扫描线，一第二扫描线，一数据线、一数据信号传输线、一第一像素单元以及一第二像素单元。数据线不平行于第一扫描线及第二扫描线设置。数据信号传输线平行于第一扫描线以及第二扫描线设置且与数据线电性连接。第一扫描线与第二扫描线之间的距离小于数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离。第一像素单元与第一扫描线以及数据线电性连接。第二像素单元与第二扫描线以及数据线电性连接。

【技术实现步骤摘要】

本专利技术涉及一种显示阵列(display array)，且特别是有关于一种像素阵列 (pixel array)0
技术介绍
一般而言，液晶显示面板主要是由一主动组件阵列基板、一对向基板以及一夹于主动组件阵列基板与对向基板之间的液晶层所构成，其中主动组件阵列基板可分为显示区 (display region)与非显示区(non-display region)，其中在显示区上配置有以阵列排列 的多个像素单元，而每一像素单元包括薄膜晶体管(TFT)以及与薄膜晶体管连接的像素电 极(pixel electrode) 0此外，在显示区内配置有多条扫描线(scan line)与数据线(data line)，每一个像素单元的薄膜晶体管是与对应的扫描线与数据线电性连接。在非显示区内 则配置有信号线、源极驱动器(source driver)以与栅极驱动器(gate driver)。当液晶显示面板欲显示影像画面时，其必须通过栅极驱动器来依序开启显示面板 内的每一列(row)像素，且每一列像素在开启的时间内会对应的接收源极驱动器所提供的 数据电压。如此一来，每一列像素中的液晶分子就会依据其所接收的数据电压而作适当的 排列。然而，随着液晶显示面板的分辨率提升，液晶显示器就必须通过增加栅极驱动器与源 极驱动器的使用数目来配合分辨率的提升，且因栅极驱动器与源极驱动器的使用数目增加 会让非显示区(或称为边框)的面积变大。基于上述理由，液晶显示器的生产成本便随着 栅极驱动器、源极驱动器的使用数量而增加，同时边框也越来越大。若能将栅极驱动器及/ 或源极驱动器的使用数目减少，便可轻易地解决成本无法降低的问题以及做出窄边框，即 非显示区面积较小的产品。
技术实现思路
本专利技术提供一种像素阵列，可维持高开口率并减少V型斜纹(mura)瑕疵的产生。本专利技术提出一种像素阵列，其位于一基板上。像素阵列包括多个像素组。每一像 素组包括一第一扫描线、一第二扫描线、一数据线、一数据信号传输线、一第一像素单元以 及一第二像素单元。数据线不平行于第一扫描线及第二扫描线设置。数据信号传输线平行 于第一扫描线以及第二扫描线设置且与数据线电性连接。第一扫描线与第二扫描线之间的 距离小于数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离。第一像素单元 与第一扫描线以及数据线电性连接。第二像素单元与第二扫描线以及数据线电性连接。在本专利技术的一实施例中，上述的数据信号传输线与第一扫描线及第二扫描线的任 一条相距5微米以上。在本专利技术的一实施例中，上述的基板具有多个单元区域，且每一像素组位于一个 单元区域内。在本专利技术的一实施例中，上述的第一扫描线以及第二扫描线设置于单元区域的中 间部分，数据信号传输线设置于单元区域的边缘部分。在本专利技术的一实施例中，上述的数据信号传输线与第一扫描线及第二扫描线的任 一条之间的距离实质上为单元区域的长度的9% 38%。在本专利技术的一实施例中，上述的第一像素单元以及第二像素单元分别具有一主动组件以及一像素电极，且第一像素单元以及第二像素单元的主动组件设置于单元区域的中 间部分。本专利技术还提出一种像素阵列，其位于一基板上。像素阵列包括多个像素组。每一 像素组包括一第一扫描线、一第二扫描线、一第一数据线、一第二数据线、一第一数据信号 传输线、一第二数据信号传输线、一第一像素单元、一第二像素单元、一第三像素单元以及 一第四像素单元。第一数据线以及第二数据线不平行于第一扫描线及第二扫描线设置。第 一数据信号传输线以及第二数据信号传输线平行第一扫描线以及第二扫描线设置，且第一 数据信号传输线与第一数据线电性连接。第二数据信号传输线与第二数据线电性连接。第 一扫描线与第二扫描线之间的距离小于第一数据信号传输线及第二数据信号传输线的任 一条与第一扫描线与第二扫描线的任一条之间的距离。第一像素单元与第一扫描线以及第 一数据线电性连接。第二像素单元与第二扫描线以及第一数据线电性连接。第三像素单元 与第一扫描线以及第二数据线电性连接。第四像素单元与第二扫描线以及第二数据线电性 连接。在本专利技术的一实施例中，上述的第一数据信号传输线与第一扫描线与第二扫描线 的任一条之间相距5微米以上。在本专利技术的一实施例中，上述的第二数据信号传输线与第一扫描线与第二扫描线 的任一条之间相距5微米以上。在本专利技术的一实施例中，上述的基板具有多个单元区域，且每一像素组位于一个 单元区域内。在本专利技术的一实施例中，上述的第一扫描线以及第二扫描线设置于单元区域的中 间部分，第一数据信号传输线及第二数据信号传输线设置于单元区域的边缘部分。在本专利技术的一实施例中，上述的第一数据信号传输线及第二数据信号传输线的任 一条与第一扫描线及第二扫描线的任一条之间的距离实质上为单元区域的长度的9% 38%。在本专利技术的一实施例中，上述的第一像素单元、第二像素单元、第三像素单元、第 四像素单元分别具有一主动组件以及一像素电极，且第一像素单元、第二像素单元、第三像 素单元、第四像素单元的主动组件设置于单元区域的中间部分。基于上述，由于本专利技术的第一扫描线与第二扫描线之间的距离小于数据信号传 输线与第一扫描线及第二扫描线的任一条之间的距离。因此，本专利技术的像素阵列的设计 除了可使扫描线远离数据信号传输线，以减少扫描线与数据信号传输线之间的耦合效应 (coupling effect)而造成数据信号传输线与数据线的连接处的电位下降，来减少斜纹 (mura)瑕疵，譬如是V型斜纹瑕疵的产生之外，于相同类型的半源极驱动(HalfSource Driving, HSD)的架构下，本专利技术的像素阵列可具有较高开口率。为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说 明如下附图说明图IA为本专利技术的一实施例的一种像素阵列的等效电路图；图IB为图IA的像素阵列的俯视示意图；图2A为本专利技术的另一实施例的一种像素阵列的等效电路图；图2B为图2A的像素阵列的俯视示意图。其中，附图标记10、20 基板10a、20a 单元区域100,200 像素阵列100a、200a 像素组110、210 第一扫描线120、220 第二扫描线130 数据线132、232、242 接触窗140 数据信号传输线150、270 第一像素单元152、162、272、282、292、312 主动组件 152a、162a 通道层l52b、l62b:栅极l52c、l62c:源极152d、162d:漏极160、280 第二像素单元154、164、274、284、294、314 像素电极 230 第一数据线240 第二数据线250 第一数据信号传输线260 第二数据信号传输线290 第三像素单元3IO:第四像素单元具体实施例方式图IA为本专利技术的一实施例的一种像素阵列的等效电路图。图IB为图IA的像素 阵列的俯视示意图。请同时参考图IA与图1B，在本实施例中，像素阵列100位于一基板10 上，且像素阵列100包括多个像素组100a。其中，基板10具有多个单元区域10a，且每一像 素组IOOa位于一个单元区域IOa内。详细来说，每一像素组IOOa包括一第一扫描线110、一第二扫描线120、一数据线 130、一数据信号传输线140、一第一像素单元150以及一第二像素单本文档来自技高网...

【技术保护点】
一种像素阵列，位于一基板上，其特征在于，该像素阵列包括多个像素组，每一像素组包括：　　一第一扫描线以及一第二扫描线；　　一数据线，其不平行于该第一扫描线及该第二扫描线设置；　　一数据信号传输线，其平行于该第一扫描线以及该第二扫描线设置且与该数据线电性连接，其中该第一扫描线与该第二扫描线之间的距离小于该数据信号传输线与该第一扫描线及该第二扫描线的任一条之间的距离；　　一第一像素单元，其与该第一扫描线以及该数据线电性连接；以及　　一第二像素单元，其与该第二扫描线以及该数据线电性连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：李怡慧，陈昱丞，王参群，林志宏，陈东煌，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]