带隙基准源被广泛的应用于各种模拟／数模混合集成电路中，基准电压源／电流源的温度稳定性决定了整体电路的性能。三极管的集电极电流密度相等（或成比例）是实现带隙基准的一个基本条件，但由于三极管流控器件的本质属性，发射极－基极电流的分流作用会影响集电极的电流密度，从而影响带隙基准的温度稳定性。针对这个问题，本发明专利技术公开了一种利用自适应基极电流补偿技术实现曲率校正的带隙基准源，通过电流补偿确保了三极管的集电极电流密度相等（或成比例）。本发明专利技术中的电路由带隙基准核心电路和两组自适应基极电流补偿电路组成。
【技术实现步骤摘要】
本专利技术属于集成电路设计领域，用于模拟/数模混合集成电路中的基准电压的生成。具体涉及一种在三极管的发射极加入补偿电流，从而精确的稳定通过三极管集电极的电流，提高带隙基准电路温度稳定性的技术。
技术介绍
电流/电压基准是各种电路行为的基础，基准电路的稳定性，尤其是对温度的稳定性直接决定了整体电路的性能。不同的器件对温度呈现了不同的响应曲线，基于这个原理，利用不同器件相互补偿的方法可以实现与温度无关的基准源。 在众多构成基准源的方式里，带隙基准是一种较为常见的结构。在常见的CMOS/BiCMOS工艺中，PN结的结电势与温度成反比例关系，而工作于不同电流密度下的三极管(Bipolar Junction Transistor，BJT)的“发射极-基极”电压差ΔVBE则与温度呈现正比例关系，因此使用三极管的结电压VBE和结电压差ΔVBE互补，实现与温度无关的基准电压是一种行之有效的方法。 VREF＝α1VBE+α2ΔVBE＝α1VBE+α2(VTlnn) 图1是一种基于上述方法的基础形式的带隙基准结构，由于Q0管和Q1管具有成比例的发射极面积，且以等比例电流镜作为负载，因而具有成比例的集电极电流密度，使得通过电阻R1的电流是与温度成正比(Proportional to Absolute Temperature，PTAT)的电流，该电流经过Q2的“发射极-基极”电压VBE2的温度补偿，符合的表达形式，所形成的VREF是与温度无关的基准电压。 而事实上，在图1中的带隙基准的电路中，三极管Q0和Q1的集电极电流是不完全相等的，精确的分析可知只能是近似成立，图2中给出了三极管的基极电流对发射极电流分流作用的示意，即流经三极管Q0和Q1的电流密度是不成比例的。不难看出，不论是对于发射极面积小的三极管Q0还是大面积的三极管Q1，由于“发射极-基极”电流的存在，式精确成立。 Ie＝Ieb1+Ic1＝Ieb2+Ic2 在此基础之上，重新推导式可以得到如下的过程 从式可以看出，由于三极管的“发射极-基极”电流存在对集电极电流的分流作用，并且由于Ieb1和Ieb2并不存在确定的比例关系，因此图1中三极管Q0和Q1的集电极电流并不相等，导致图1中的带隙基准电路不能满足给出的关系式，从而从根本上破坏带隙基准成立的条件。反应到具体电路的特性，就表现为图1中带隙基准电路的温度稳定性较差。
技术实现思路
温度性能是带隙基准最重要的性能指标之一，如前文所述，由于三极管“发射极-基极”电流的存在，使得图1中基础结构的带隙基准无法提供稳定的温度无关的基准。 事实上，导致电路温度性能较差的主要原因在于三极管流控器件的属性，“发射极-基极”的电流分流作用影响了三极管的集电极电流，从而在表达式中引入了不确定项，这一点在图2给出的示意结构中得到表达。因此，一种有效的方法就是加入一种电流补偿措施，消除中的干扰项，将恢复为的形式，从而确保的温度稳定性。 基于这一思想，本专利技术基于电流补偿的方法提出了一种新型的高稳定带隙基准结构，主要的技术点包括下列两个方面 1.利用电流补偿方法，补偿三极管基极电流的分流作用，稳定三极管集电极电流； 2.自适应的基极电流拾取，避免了固定电流补偿中补偿精度不高的固有弊端。 本专利技术公开的基准源基于这两点考虑，重点关注稳定三极管集电极电流的技术，如图3中的电路示意，在三极管的发射极分别引入大小等于各自基极电流Ieb1和Ieb2的补偿电流，图4的电路用于拾取三极管的“发射极-基极”电流。本专利技术的技术优势在于 1.三极管“发射极-基极”电流的拾取使用的是自适应的方法，采样精确，且不影响核心电路中三极管的工作状态； 2.在负载电流镜和补偿电流的共同作用下，带隙基准核心电路中的三极管的工作电流严格相等，确保的成立。 附图说明 图1基础的带隙基准电路结构； 图2三极管基极电流对发射极电流的分流作用示意图； 图3使用电流补偿的三极管工作状态示意图； 图4本专利技术公开的自适应基极电流采样电路； 图5本专利技术公开的自适应基极电流补偿曲率校正的带隙基准源的电路结构； 图6使用本专利技术公开的自适应基极电流补偿曲率校正技术的带隙基准的实际输出效果； 图7未使用本专利技术公开的自适应基极电流补偿曲率校正技术的带隙基准的实际输出效果。 具体实施例方式 以下结合附图，详细说明本专利技术公开的自适应基极电流补偿曲率校正的带隙基准源的结构和工作过程。 本专利技术公开的自适应基极电流补偿曲率校正的带隙基准源电路由三个部分构成，如图5所示，分别为两组自适应基极电流补偿电路和带隙基准核心电路，图中未表示出启动电路。 两组自适应基极电流补偿电路的结构基本相似，自适应基极电流补偿电路1由电流镜MP4/MP5/MP6、电流镜MN0/MN1/MN2/MN3、PMOS管MP3和三极管Q3组成，其中Q3具有与Q1相同的结构，MP3/MP4/MP5/MP6的源端接电源，MP5的栅漏短接并连接到MP5/MP6的栅端和MN1的漏端，MP3的漏极连接三极管Q3的发射极、MN1/MN3的栅极和MP5的漏极，三极管Q3的基极连接MN0/MN2的栅极和MN3的漏极，Q3的集电极接地，MP3的栅极连接运算放大器OP的输出，MN0的漏极连接MN1的源极，MN2的漏极连接MN3的源极，MP6的漏极连接三极管Q1的发射极，MN0/MN2的源极接地。 自适应基极电流补偿电路2，由电流镜MP8/MP9/MP10/MP11、电流镜MN4/MN5/MN6/MN7、PMOS管MP7和三极管Q4组成，其中Q4具有与Q0/Q2相同的结构，MP7/MP8/MP9/MP10/MP11的源极接电源，MP8的栅漏短接并连接到MP9/MP10/MP11的栅端和MN5的漏端，MP7的漏端连接三极管Q4的发射极、MN5/MN7的栅极和MP9的漏极，MP7的栅极连接运算放大器OP的输出端，三极管Q4的基极连接MN4/MN6的栅极和MN7的漏极，Q4的集电极接地，MN4的漏极连接MN5的源极，MN6的漏极连接MN7的源极，MN4/MN6的源极接地，MP10的漏极连接三极管Q0的发射极，MP11的漏极连接三极管Q2的发射极。 带隙基准核心电路由三极管Q0/Q1/Q2、电流镜MP0/MP1/MP2、运算放大器OP和电阻R0/R1构成，其中三极管Q0/Q2的结构相同，且发射结面积与Q1的发射结面积呈比例关系，MP0/MP1/MP2的源端接电源，栅端连接运算放大器OP的输出，三极管Q0/Q1/Q2的基极和集电极均接地，MP0的漏极连接Q0的发射极和运算放大器OP的反相输入端，MP1的漏极连接电阻R0的一端和运算放大器OP的同相输入端，电阻R0的另一端连接到三极管Q1的发射极，MP2的漏极连接到电阻R1的一端，电阻R1的另一端连接到Q2的发射极，MP2的漏极作为基准电压的输出端。 对于两组自适应基极电流补偿电路而言，工作过程基本相同，以自适应基极电流补偿电路2为例，由于MP7/MP0管具有相同的物理参数，且栅源连接方式相同，使得三极管Q4和Q0具有相同的直流负载。 因此可知 Ieb4＝Ieb0 从而可得 IMN7＝IMN6＝IMN5＝IMN本文档来自技高网...
【技术保护点】
一种电路结构，包括：带隙基准核心电路中的三极管具有相同的（或成比例的）电流密度是稳定基准输出的基本要素，利用自适应的电流补偿技术，避免三极管“发射极－基极”电流分流作用的影响，能够有效提高带隙基准电路的温度稳定性；具体的电路形式包括带隙基准核心电路、自适应基极电流补偿电路（１）和自适应基极电流补偿电路（２）三个组成部分，带隙基准核心电路由电流镜（ＭＰ↓［０］／ＭＰ↓［１］／ＭＰ↓［２］）、运算放大器（ＯＰ）、三极管（Ｑ↓［０］／Ｑ↓［１］／Ｑ↓［２］）和电阻（Ｒ↓［０］／Ｒ↓流镜（ＭＮ↓［４］／ＭＮ↓［５］／ＭＮ↓［６］／ＭＮ↓［７］）、ＰＭＯＳ管（ＭＰ↓［７］）和三极管（Ｑ↓［４］）组成，其中三极管（Ｑ↓［４］）具有与（Ｑ↓［０］／Ｑ↓［２］）相同的结构，ＰＭＯＳ管（ＭＰ↓［７］／ＭＰ↓［８］／ＭＰ↓［９］／ＭＰ↓［１０］／ＭＰ↓［１１］）的源极接电源，ＰＭＯＳ管（ＭＰ↓［８］）的栅漏短接并连接到ＰＭＯＳ管（ＭＰ↓［９］／ＭＰ↓［１０］／ＭＰ↓［１１］）的栅端和ＮＭＯＳ管（ＭＮ↓［５］）的漏端，ＰＭＯＳ管（ＭＰ↓［７］）的漏端连接三极管（Ｑ↓［４］）的发射极、ＮＭＯＳ管（ＭＮ↓［５］／ＭＮ↓［７］）的栅极和ＰＭＯＳ管（ＭＰ↓［９］）的漏极，ＰＭＯＳ管（ＭＰ↓［７］）的栅极连接运算放大器（ＯＰ）的输出端，三极管（Ｑ↓［４］）的基极连接ＮＭＯＳ管（ＭＮ↓［４］／ＭＮ↓［６］）的栅极和ＮＭＯＳ管（ＭＮ↓［７］）的漏极，三极管（Ｑ↓［４］）的集电极接地，ＮＭＯＳ管（ＭＮ↓［４］）的漏极连接ＮＭＯＳ管（ＭＮ↓［５］）的源极，ＮＭＯＳ管（ＭＮ↓［６］）的漏极连接ＮＭＯＳ管（ＭＮ↓［７］）的源极，ＮＭＯＳ管（ＭＮ↓［４］／ＭＮ↓［６］）的源极接地，ＰＭＯＳ管（ＭＰ↓［１０］）的漏极连接三极管（Ｑ↓［０］）的发射极，ＰＭＯＳ管（ＭＰ↓［１１］）的漏极连接三极管（Ｑ↓［２］）的发射极，其中所有的ＰＭＯＳ管具有相同的宽长。［１］）组成，其中三极管（Ｑ↓［０］／Ｑ↓［２］）的结构相同，且发射结面积与三极管（Ｑ↓［１］）的发射结面积呈比例关系，ＰＭＯＳ管（ＭＰ↓［０］／ＭＰ↓［１］／ＭＰ↓［２］）的源端接电源，栅端连接运算放大器（ＯＰ）的输出，三极管（Ｑ↓［０］／Ｑ↓［１］／Ｑ↓［２］）的基极和集电极均接地，ＰＭＯＳ管（ＭＰ↓［０］）的漏极连接三极管（Ｑ↓［０］）的发射极和运算放大器（ＯＰ）的反相输入端，ＰＭＯＳ管（ＭＰ↓［１］）的...
【技术特征摘要】
【专利技术属性】
技术研发人员：马卓，李少青，郭阳，谢伦国，赵振宇，陈吉华，张民选，张明，谭晓强，郭斌，何小威，孙岩，乐大珩，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：43[中国|湖南]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。