一个精确的带隙基准源的双向微调方法和电路技术

一个带隙基准电路有上调电阻器和下调电阻器，用于进行双向微调。ＰＮＰ晶体管将基极和集电极接地，并将发射极连接到并联电阻器。一个差值电阻器驱动一个运算放大器的反相输入端，其驱动一个产生带隙基准电压Ｖｂｇ的晶体管。传感电阻器连接Ｖｂｇ到一个分支节点，其通过第一并联电阻器连接到非反相输入端。分支节点也通过第二并联电阻器连接到反相输入端。熔丝或开关启用上调和下调电阻器。上调电阻器与传感电阻器串联，下调电阻器与一个输出电阻器串联，其连接Ｖｂｇ到基准电压Ｖｒｅｆ。电路可以专为一个典型过程而设计，因为双向微调允许提高或降低Ｖｒｅｆ。当定位于某个典型值时，许多电路不需要进行微调。

【技术实现步骤摘要】

本专利技术涉及带隙基准电路(bandgap reference circuit)，特别涉及用于带隙基 准源的双向微调电路。
技术介绍
带隙基准电路通常用于从硅带隙产生一个稳定基准电压。带隙基准产生电路可以 用于DC-DC转换器、模数转换器(ADC)、低压差驱动器、以及许多其它类型的模拟电路。在一个PNP晶体管内，基极_发射极电压Vbe，如等式EQNl所示EQNl Vbe = Vt In—f—其中Vt是热电压(thermal voltage)，A是发射极-基极的结面积，而Js是电流密 度(current density) 0基极-发射极电压Vbe是相对稳定的，因为较大的集电极电流Ic 变化仅导致较小的Vbe变化。一对比例式的PNP晶体管可被用于一个分压网络(voltage divider network)内吸入电流(sink current)，该分压网络产生基准电压。一个反馈回路 和一个运算放大器(op amp)可以包括在内，运算放大器有从分压网络内的节点获取的比较 输入。目前，许多不同版本的这种基本电路正在使用中。基本的带隙基准电路产生一个基准电压，其与温度、供给电压、和工艺变化无关。 但是，反馈回路可能产生一个偏移，其随着工艺发生变化。这些工艺变化可以通过微调分压 网络上一个电阻器的电阻值来进行补偿。在电路被制作之后，会将一个测试探针放在电压基准节点或另一个相关节点的焊 盘(pad)上。使用该测试探针测量基准电压。通过烧断熔丝或利用激光微调电阻器、编程 控制电阻值的寄存器、或通过一些其它方法，对电阻值进行微调或调整。基准电压被反复测 量，并反复调整电阻值。通过持续地微调更小的电阻值，反复进行微调基准电压。尽管微调是有用的，但精确地微调电阻值却非常困难。当永久熔丝被烧断时，基准 电压可能过冲(overshot)，没法进行补偿。微调通常是单向的，要么提高基准电压，要么降 低基准电压。期望有一个双向微调电路用于带隙基准电路。并且期望有一个基准电路，其既能 够向上微调基准电压又能向下微调基准电压。附图说明图1是一个带隙基准电路的模块图；图2是一个具有上调电阻器的带隙基准电路；图3是一个具有下调电阻器的带隙基准电路；图4是用于上调和下调的Vref初始值的曲线图；图5是一个具有输出Vref的带隙基准电路；图6是一个具有上调和下调的带隙基准电路；图7是一个双向微调过程的流程图；图8是一个使用数字开关进行上调和下调的的带隙基准电路；图9是一个使用数字开关而不是熔丝的双向微调过程的流程图；图10是另一个利用电流微调进行上调和下调的带隙基准电路；图11是另一个具有ρ-沟道开关利用电流微调进行上调和下调的带隙基准电路。专利技术详述本专利技术涉及一种改进的可微调带隙基准电路。以下描述使本领域技术人员能够根据特定应用及其要求来使用本专利技术。优选实施例的各种修改对本领域技术人员而言是显而 易见的，在此设定的基本原理可被应用到其它实施例。因此，本专利技术并不受限于在此所述的 特别实施例，其可以被扩展到与在此披露的原理和新特征一致的更广泛的范围。图1是一个带隙基准电路的模块示意图。PNP晶体管12、14的集电极和基极接地。 PNP晶体管14比PNP晶体管12大N倍，因此在相同的偏压条件下，多吸入大约N倍的集电 极电流。带隙基准电压Vbg是由ρ-沟道偏压晶体管16和ρ-沟道发电晶体管18产生，ρ-沟 道偏压晶体管16的栅极由偏压电压Vbias驱动，其源极连接到电源，ρ-沟道产生晶体管18 的漏极接地，其栅极由运算放大器10的输出驱动。运算放大器10有差分输入接收节点V+、 V-。节点V+是PNP晶体管12的发射极，而V-是在并联电阻器24和差值电阻器26之间产生。一个分压网络被连接在Vbg和PNP晶体管12、14之间。传感电阻器20被连接在 Vbg和节点Vl之间。电流在节点Vl上分开。一个电流分支从节点Vl流经并联电阻器22 流到节点V+和PNP晶体管12，而另一个电流分支从节点Vl流经并联电阻器24流到节点 V-，然后经过差值电阻器26流到PNP晶体管14的发射极。当Vbg上升到设定值(set point)以上，由于Vbg更高，更多电流流经分压网络。 特别地，更多电流流经传感电阻器20，升高VI。更多电流也流经这两个分支。相对V+，流经 差值电阻器26的更高电流会升高V-，因为PNP晶体管12、14的发射极电压仍然接近Vbe，其非常稳定。施加在运算放大器10反相输入上的高V-，使得运算放大器10的输出的电压下降。 由运算放大器10到P-沟道发电晶体管(generatingtransistor) 18栅极的低电压输出会 升高流经P-沟道发电晶体管18的电流。因此，流经ρ-沟道发电晶体管18的高电流将Vbg 拉到一个低电压，从而补偿Vbg的初升。当Vbg电压下降时，会出现一个类似但相反的反馈，促使运算放大器10进行补偿 并升高Vbg。因此，Vbg是一个稳定的基准电压。Vbg的电压可利用一个机械探针通过接触 Vbg探测焊盘50进行探测，并测量探针的电压。带隙电压Vbg，可以使用以下等式进行计算<formula>formula see original document page 7</formula>其中Rl是传感电阻器20的电阻值，R2是并联电阻器22、24的电阻值，其电阻值 相等，R3是差值电阻器26的电阻值。Vbel是PNP晶体管12的基极-发射极电压，N是PNP晶体管14、12的发射极面积的比例，Vt是热电压。图2是一个具有上调电阻器的带隙基准电路。图2的工作方式类似于图1电路。 但是，现在Rl包括串联的传感电阻器20和上调电阻器44。每个上调电阻器44有一个与之并联的熔丝52。熔丝52位于焊盘54之间。探针 可以放到熔丝52周围的焊盘54上，有高电流流经探针并会熔化或烧断熔丝52。一旦熔丝 52被烧断，与该熔丝52并联的上调电阻器44变成与传感电阻器20串联，其电阻值被增加 到EQN2中的Rl。如果没有熔丝52被烧断，Rl等于传感电阻器20的电阻值。如果多个熔丝52被 烧断，Rl是传感电阻器20的电阻值和所有与被烧断熔丝52并联的上调电阻器44的电阻 值的总和。上调电阻器44的电阻值可以是二进制加权的。例如，熔丝Fl使得电阻值为R，熔 丝F2使得电阻值为2*R，熔丝F3使得电阻值为4*R，...，熔丝FP使得电阻值为2(h)*R。如果越来越多的熔丝52被烧断，可以提高被微调的电阻值R1。如EQN2所示，Rl 越大，会升高Vbg。但是，无法降低Vbg，因为熔丝仅能够被烧断，一旦烧断就不会发生短接。 因此，上调电阻器44可用来升高Vbg或进行上调。对P个熔丝52和P个上调电阻器44，总 共需要P+1个微调焊盘54。图3是一个具有下调电阻器的带隙基准电路。图3的工作方式类似于图1电路。 但是，现在R3包括串联的差值电阻器26和下调电阻器48。每个下调电阻器48有一个与之并联的熔丝56。熔丝56位于焊盘58之间。探针 可以放在熔丝56周围的焊盘58上，高电流流经探针并熔化或烧断熔丝56。一旦熔丝56 被烧断，与该熔丝56并联的下调电阻器48变成与差值电阻器26串联，其电阻值被增加到 EQN2 中的 R3。如果本文档来自技高网...

【技术保护点】
一个双向微调基准电路，包括：一个运算放大器，其有第一输入和第二输入，运算放大器由第一输入和第二输入之间的电压差产生一个运算放大器输出；一个发电晶体管（ｇｅｎｅｒａｔｉｎｇｔｒａｎｓｉｓｔｏｒ），其栅极接收运算放大器输出，并对应运算放大器输出在带隙基准节点上产生一个带隙基准电压；多个上调电阻器单元，其被串联连接在带隙基准节点和第一节点之间，多个上调电阻器单元有第一可变电阻，其由程序确定；一个传感电阻器，其被连接在第一节点和一个分支节点之间；第一并联电阻器，其被连接在分支节点和运算放大器的第一输入之间；第一双极晶体管，其被连接到运算放大器的第一输入；第二并联电阻器，其被连接到分支节点和运算放大器的第二输入之间；一个差值电阻器，其被连接到运算放大器的第二输入和第二节点之间；第二双极晶体管，其被连接到第二节点，其基极被连接到第一双极晶体管的基极；多个下调电阻器单元，其被串联连接在带隙基准节点和第三节点之间，多个下调电阻器单元有第二可变电阻，其由程序确定；和一个输出电阻器，其被连接到第三节点和一个基准输出节点之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：邝小飞，温锦泉，陈桂枝，王一涛，邝国权，
申请(专利权)人：香港应用科技研究院有限公司，
类型：发明
国别省市：HK[中国|香港]