一种高电源电压抑制比的带隙基准电压源制造技术

一种高电源电压抑制比的带隙基准电压源包括启动电路（１），正负温度系数电流产生电路（２），运放（３）及基准电压产生电路（４）；启动电路（１），正负温度系数电流产生电路（２），运放（３）及基准电压产生电路（４）的直流电输入端分别连接直流电源Ｖｃｃ，启动电路（１）的输出端接正负温度系数电流产生电路（２）的第一输入端，正负温度系数电流产生电路（２）的第一输出端与运放（３）的第一输入端相连，正负温度系数电流产生电路（２）的第二输出端与运放（３）的第二输入端相连，正负温度系数电流产生电路（２）的第三输出端与基准电压产生电路（４）的第一输入端相连接，运放（３）的第一输出端接正负温度系数电流产生电路（２）的第二输入端。

【技术实现步骤摘要】

本专利技术涉及用于射频、数模混合电路中需要产生的低温度系数和高电源抑制比的基准电压源。随着soc(片上系统)的广泛应用，数字开关，射频模块等的噪声会耦合到基准电压源上，使传统带隙基准电压源对高电源抑制比的要求越来越迫切。
技术介绍
对于数模转换器、模数转换器、电压转换器、电压检测电路等模拟电路而言，基准 电压源是相当重要的模块，基准电压源的稳定性直接关系到电路的工作状态及电路的性 能。为了满足电路在不同外界环境下的正常工作要求，基准电压源应具有输出稳定、抗干扰 能力强、温度系数小等优点。目前比较常用的是带隙基准电压源，采用双极型器件实现，输 出电压值基本恒定在125V左右(电流模才0. 6V，双极)；它的工作原理是使A Vbe (双极型 晶体管在不同电流密度偏置下的两个基区_发射区的电压差)的正温度系数和Vbe(双极 型晶体管基区-发射区电压)的负温度系数所产生的漂移相互抵消。但是，由于随着尺寸 的进一步縮小，电源电压的进一步降低，cascode (级联)等结构无法使用后，使传统带隙基 准电压源很难再有较高的电源抑制比，而对于高精度模拟电路电源电压抑制比又是至关重 要的。
技术实现思路
技术问题本专利技术提供了一种可通过内部调节，调节使输出电压达到极一种高电 源电压抑制比的带隙基准电压源。电路在传统带隙基准电压源的基础上改进了传统运放， 改进后的运放的电源电压抑制比可通过内部调节，将其在OdB左右调节，且对于获得所需 电源电压抑制比之后的稳定状态具有较宽的抗扰动范围。 技术方案本专利技术的一种高电源电压抑制比的带隙基准电压源包括启动电路，正 负温度系数电流产生电路，运放及基准电压产生电路；启动电路，正负温度系数电流产生电 路，运放及基准电压产生电路的直流电输入端分别连接直流电源Vcc，启动电路的输出端 接正负温度系数电流产生电路的第一输入端，正负温度系数电流产生电路的第一输出端与 运放的第一输入端相连，正负温度系数电流产生电路的第二输出端与运放的第二输入端相 连，正负温度系数电流产生电路的第三输出端与基准电压产生电路的第一输入端相连接， 运放的第一输出端接正负温度系数电流产生电路的第二输入端。 所述的启动电路由第一 PM0S管、第二 PM0S管与第二电阻组成，第一 PM0S管的源 极作为启动电路的直流电输入端，漏极分别与第二 PM0S管的栅极、第二 PM0S管漏极及第二 电阻一端相连，第二 PM0S管的源极和第一 PM0S管的栅极相连作为启动电路的输出端，第二 电阻的另一端接公共地端。 所述的运放中，第3aPM0S管、第3bPM0S管的源极与第5a PM0S管、第5b PM0S管 的源极相连并作为运放的直流电输入端，与直流电源Vcc相连；第3bPM0S管的栅极与第2a NM0S管的漏极、第4a PM0S管的漏极和第5a PM0S管的栅极共连作为运放的第输出端；第3a PM0S管的栅极与第2b NM0S管的漏极、第4b PMOS管的漏极和第5b PMOS管的栅极及 漏极共连；第5a PMOS管的漏极接第4a PMOS管的源极、第3b PMOS管的漏极接第4b PMOS 管的源极；第4a PM0S管和第4b PMOS管的栅极共连作为运放的第三输入端，第2a NMOS管 和第2b NMOS管的栅极共连作为运放的第四输入端；第laNMOS管的漏极接第2a NMOS管的 源极，第lb NM0S管的漏极接第2b NMOS管的源极；第lb NMOS管的栅极作为运放的第一输 入端，第la NMOS管的栅极作为运放的第二输入端；第la NMOS管的源极、第lb NMOS管的 源极和第5电阻的正端共连；第5电阻的另一端连与公共地端。 所述的基准电压产生电路由1个MOS管和两个电阻连接而成；第i^一PMOS管的栅 极作为基准电压产生电路的第一输入端，源极作为基准电压产生电路的直流电输入端，漏 极连接第四电阻的正端，第四电阻的另一端与第三电阻的正端相连作为基准电压产生电路 的基准电压输出端，第三电阻的另一端与公共地端连接。 该基准电压源还包括一调节模块，调节模块的输入端连接在正负温度系数电流产生电路的第三输出端，调节模块的电压输出端连接在运放的第四输入端。 所述的调节模块由可调单元和第六PMOS管组成，可调单元的一端与第六PMOS管的漏极连接，并作为调节模块的输出端，第六PMOS管的栅极作为调节模块的输入端，第六PMOS管的源极作为调节模块的直流电输入端，可调单元的另一端接于公共地端。所述的可调单元采用可调电阻实现。 该基准电压源还包括一偏置电路，偏置电路的输入端连接在正负温度系数电流产生电路的第三输出端，偏置电路的电压输出端连接在运放的第三输入端。所述的偏置电路由第七PMOS管和第十二 NMOS管、第十三NMOS管组成，第七PMOS管的源极作为偏置电路的直流电输入端，栅极作为偏置电路的输入端，漏极与第十二NMOS管的漏极和栅极相连作为偏置电路的电压输出端，第十三NMOS管的漏极和栅极与第十二NMOS管的源极相连，第十三NMOS管的源极接于公共地端。 有益效果 1.电路结构简单，包含启动电路、正负温度系数电流产生电路、运放和基准电压产 生电路，正负温度系数电流产生电路的电流镜均采用单管匹配，而省去了为了达到极高电 源电压抑制比而引入的级联电流镜结构，在低电源电压(1.2V以下)下，优势更加明显。 2.本专利技术的基准电压源电路可以根据具体情况，把基准输出电压的电源电压抑制 比调整到最佳状态。根据本结构的特点，可以简单的通过片外调节器调整运放本身的电源 电压抑制比，就可以使基准输出电压的电源电压抑制比达到直流150dB这样极高的值。 3.本专利技术的基准电压源电路的偏置电路简单，只要两个PMOS管和一个电阻即可， 且当电路正常工作时，基本没有引入额外的电流，并不增加额外的功耗。附图说明 图1是本专利技术的结构框图。 图2是本专利技术的电路图。 图3是本专利技术在不同工艺角下，运放第四输入端电压从550mV到800mV变化得到 的基准输出电压电源电压抑制比变化曲线。 图4是本专利技术的运放第四输入端电压取合适值时得到的基准输出电压的电源电压抑制比曲线。图5是本专利技术的运放电源电压抑制比与调节因子的理论关系曲线。具体实施例方式本专利技术的一种高电源电压抑制比的带隙基准电压源包括启动电路，正负温度系数电流产生电路，运放及基准电压产生电路；启动电路，正负温度系数电流产生电路，运放及基准电压产生电路的直流电输入端分别连接直流电源Vcc，启动电路的输出端接正负温度系数电流产生电路的第一输入端，正负温度系数电流产生电路的第一输出端与运放的第一输入端相连，其第二输出端与运放的第二输入端相连，正负温度系数电流产生电路的第三输出端与基准电压产生电路的第一输入端相连接，运放的第一输出端与正负温度系数电流产生电路的第二输入端连接。基准电压产生电路具有基准电压输出端，输出基准电压。 为了能够使用各种系统对基准电压值的要求，该电路还包括一调节模块，调节模块的输入端连接在正负温度系数电流产生电路的第三输出端，调节模块的电压输出端连接在运放的第四输入端。该电路还包括一偏置电路，偏置电路的输入端连接在正负温度系数电流产生电路的第三输出端，偏置电路的电压输出端连接在运放的第三输入本文档来自技高网...

【技术保护点】
一种高电源电压抑制比的带隙基准电压源，其特征在于该电源包括启动电路（１），正负温度系数电流产生电路（２），运放（３）及基准电压产生电路（４）；启动电路（１），正负温度系数电流产生电路（２），运放（３）及基准电压产生电路（４）的直流电输入端分别连接直流电源Ｖｃｃ，启动电路（１）的输出端接正负温度系数电流产生电路（２）的第一输入端，正负温度系数电流产生电路（２）的第一输出端与运放（３）的第一输入端相连，正负温度系数电流产生电路（２）的第二输出端与运放（３）的第二输入端相连，正负温度系数电流产生电路（２）的第三输出端与基准电压产生电路（４）的第一输入端相连接，运放（３）的第一输出端接正负温度系数电流产生电路（２）的第二输入端。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴建辉，沈海峰，张萌，曲子华，顾俊辉，刘鹏飞，顾丹红，马潇，赵炜，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：32[中国|江苏]