偏置电路制造技术

一种在带隙电压基准电路和温度传感器中使用的偏置电路，包括一对晶体管（Ｑ↓［１］、Ｑ↓［２］），其中第一晶体管（Ｑ↓［１］）被设置为以发射极电流Ｉ↓［ｂｉａｓ］进行偏置，以及第二晶体管被设置为以发射极电流的ｍ倍ｍＩ↓［ｂｉａｓ］进行偏置。设置所述电路，以便部分地在具有值Ｒ↓［ｂｉａｓ］并且用于承载与Ｉ↓［ｂｉａｓ］相等的偏置电流的第一电阻装置的两端、以及部分地在具有与Ｒ↓［ｂｉａｓ］／ｍ实质相等的值并且用于承载与第二晶体管的基极电流相等电流的第二电阻装置的两端，产生晶体管的基极－发射极电压之间的差。这导致当用于经由衬底双极型晶体管的发射极对衬底双极型晶体管进行偏置时，使用从其中产生实质是ＰＴＡＴ的集电极电流的偏置电流Ｉ↓［ｂｉａｓ］、以及实质上与衬底双极型晶体管的正向电流增益无关的基极－发射极电压。

Bias circuit

A bias circuit used in bandgap voltage reference circuit and temperature sensor, including a pair of transistors (Q: 1, Q: 2), wherein the first transistor (Q: 1) is set to the bias emitter current I down to bias, and the second transistor is set the bias to emitter current M times: mI bias. Set up the circuit, so that to have the value R down bias and I down for carrying and bias equal to the bias current of the first resistor device, and both ends in part with R: bias / M essence of equal values and for bearing with second transistor base current is equal to the current the second ends of the resistance device, generating base emitter voltage difference between transistors. This result when used by the substrate bipolar transistor emitter bias of substrate bipolar transistor, which is produced from the use of real PTAT collector current bias current of the I: bias, and the essence and the substrate bipolar transistor forward current gain without the base emitter voltage.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种偏置电路，更具体地，涉及一种用于例如带隙电压基准电路和温度传感器的偏置电路。
技术介绍
产生与绝对温度(PTAT)成比例的电流的偏置电路广泛地用于集成电路中。它们的主要应用在于双极型晶体管(以及弱倒置(weak-inversion)中的CMOS晶体管)中与温度无关的偏置。PTAT偏置电路还用于带隙电压基准，其中将PTAT电压与双极型晶体管的基极-射极电压结合，以产生与温度无关的基准电压。另一个应用在于温度传感器，其中将PTAT电压或电流用作温度的测量。CMOS技术中的PTAT偏置电路、带隙基准和温度传感器通常基于衬底双极型晶体管(图1)。此种晶体管的集电极由衬底形成，并且因此接地。因此，此种晶体管通常经由其发射极进行偏置，如图2的晶体管Q所示，导致集电极电流IC=BFBF+1Ibias---(1)]]>其中BF是晶体管的大信号正向电流增益，以及Ibias是施加到发射极的电流。因此，在基极-发射极电压中引入了关于BF的不希望依赖性VBE=kTqln(ICIS)=kTqln(IbiasISBFBF+1)=kTqln(IbiasIS)+kTqln(BFBF+1)---(2)]]>其中，k是玻尔兹曼常数，q是电子电荷，T是绝对温度，以及Is是晶体管的饱和电流。在较老的CMOS工艺中，BF相当地大，因此公式(2)中的误差项较小。针对0.7um的CMOS中22的典型BF，误差是约1mV。然而，利用每一个新的工艺生产，BF的典型值减少(表1)。针对0.18um，误差已经增加到约14mV。表1针对各种CMOS工艺生产，衬底pnp晶体管的正向电流-增益BF的典型值 如果BF是温度并且与工艺无关，公式(2)中的误差项可以通过利用因子(BF+1)/BF对Ibias进行缩放来进行补偿。然而，BF是强温度相关并且从晶片到晶片有所变化。因此，关于BF的依赖性影响了VBE的传播和温度依赖性，并且将随着每一次新的工艺生产更加严重，使带隙基准和温度传感器的初始精确性退化。传统的CMOS PTAT偏置电路如图3所示。晶体管T1和T2以1∶m的发射极电流比对两个匹配的衬底pnp晶体管Q1和Q2进行偏置，其中，典型地通过来自T1的m个相同拷贝的并联组合来构造电流，使晶体管T2形成特定尺寸以便提供m倍于晶体管T1的漏极电流。假设它们的电流增益与电流无关，它们的集电极电流比也将是1∶m。结果，基极-发射极电压差将是ΔVBE=VBE2-VBE1=kTqln(m)---(3)]]>这是PTAT。依靠运算放大器10，将晶体管Q2的发射极和与晶体管Q1的发射极串联连接的电阻器Rbias的上部端子保持在相同的电势，使得在电阻器Rbias的两端产生晶体管Q1和Q2的基极-发射极电压ΔVBE的差。结果，电路中的偏置电流是Ibias=ΔVBERbias=kTln(m)qRbias---(4)]]> 如果通过与晶体管T1匹配的晶体管T3将该偏置电流施加到晶体管Q3的发射极，并且因此带来相同的漏极电流，由于其有限的电流增益BF，其集电极电流将不会是PTAT，并且因此其基极-发射极电压VBE3可以由公式(2)描述并且受到BF的传播和温度依赖性的影响。
技术实现思路
本专利技术提出了一种偏置电路，包括一对晶体管，第一晶体管被设置为以发射极电流Ibias进行偏置，以及第二晶体管被设置为以发射极电流的m倍mIbias进行偏置，所述电路被设置为部分地在具有值Rbias、并且用于承载与Ibias相等的偏置电流的第一电阻装置两端、以及部分地在具有与Rbias/m实质相等的值并且用于承载与第二晶体管的基极电流相等的电流的第二电阻装置的两端，产生晶体管的基极-发射极电压之间的差。这导致在偏置电流Ibias的使用中，当偏置电流Ibias用于经由衬底双极型晶体管的发射极对衬底双极型晶体管进行偏置时，从其中产生实质是PTAT的集电极电流和与衬底双极型晶体管的正向电流增益实质无关的基极-发射极电压。因此，可以将本专利技术的偏置电路用在高精度带隙电压基准电路、或高精度温度传感器中。优选地，被设置为以1∶m的发射极电流比进行偏置的这对晶体管是衬底双极型晶体管。它们可以是匹配的双极型晶体管并且可以具有不相等的发射面积(emitter area)。在一个实施例中，由于晶体管对的非理想非零基极电阻Rbase，第二电阻装置的值相反地(counter effect)减小与Rbase(m-1)/m实质相等的量。根据另一个方面，本专利技术提出了一种电压基准电路，包括体现了如上限定的本专利技术的偏置电路、以及衬底双极型晶体管，其中，偏置电流Ibias用于经由双极型晶体管的发射极对双极型晶体管进行偏置，以产生基极-发射极电压(VREF)，所述基极-发射极电压(VREF)用于产生实质上与温度无关的带隙基准电压。此外，本专利技术提出了一种温度传感器，包括体现了如上限定的本专利技术的偏置电路或电压基准电路。附图说明这里参考附图描述现有技术的设备和电路以及本专利技术的实施例，其中图1是在CMOS技术中的公知衬底pnp晶体管的剖面侧视图；图2是示出了以公知方式经由衬底pnp晶体管的发射极对其进行偏置的电路图；图3是公知PTAT偏置电路的电路图；图4是根据本专利技术实施例的PTAT偏置电路的电路图；图5和图6是示出了分别针对使用图3的公知电路以及根据如图4所示的本专利技术实施例的电路进行偏置的晶体管的基极-发射极电压对温度的曲线的图；图7是根据本专利技术第二实施例的PTAT偏置电路的电路图；图8是根据本专利技术实施例的带隙电压基准电路的方框图；以及图9是根据本专利技术另一个实施例的温度传感器的方框图。具体实施例方式体现本专利技术的偏置电路的电路图如图4所示。利用与Q2的基极串联连接的额外电阻器Rbias/m，由以下方程式给出用于偏置电流Ibias的表达式VBE1+IbiasRbias=mIbias1I+BFRbiasm+VBE2]]>⇒Ibias=1+BFBFΔVBERbias---(5)]]>如果将该偏置电流施加到Q3的发射极，其集电极电流将是IC3=BF1+BFIbias=ΔVBERbias---(6)]]>这是PTAT。因此，电流增益(BF)不会影响集电极电流。因此以PTAT集电极电流对衬底双极型晶体管进行偏置，而不是PTAT发射极电流(如图3电路中的情况)。由于方程式(2)中BF导致的误差项消失，使晶体管基极-发射极电压与其电流增益无关，并且从而减少了其绝对值及其温度依赖性的扩散。图5和图6示出了VBE3关于BF的温度依赖性的改善。在这些仿真中，Rbias具有200kOhms的值，m＝8并且Rbias为约500 Ohms。实际上，在改进电路中，可能仍然存在一些(较小的)残余依赖性，由pnp晶体管的非零基极电阻Rbase产生。与Q2的基极串联的电阻可能减小了Rbase·(m-1)/m以校正Rbase的额定值，但是由于Rbias和Rbase不同的温度依赖性，将残留一些依赖性。只要Rbias＞＞Rbase，该依赖性可以保持较小，并且获得大于10×的改善。至于公知的PTA本文档来自技高网...

【技术保护点】
一种偏置电路，包括一对晶体管（Ｑ↓［１］、Ｑ↓［２］），第一晶体管（Ｑ↓［１］）被设置为以发射极电流Ｉ↓［ｂｉａｓ］进行偏置，以及第二晶体管被设置为以发射极电流的ｍ倍ｍＩ↓［ｂｉａｓ］进行偏置，设置所述电路，以便部分地在具有值Ｒ↓［ｂｉａｓ］并且用于承载与Ｉ↓［ｂｉａｓ］相等的偏置电流的第一电阻装置两端、以及部分地在具有与Ｒ↓［ｂｉａｓ］／ｍ实质相等的值并且用于承载与第二晶体管的基极电流相等的电流的第二电阻装置的两端，产生晶体管的基极－发射极电压之间的差。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：迈克尔AP佩尔蒂斯，约翰H胡声，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]