半导体结构及半导体结构的制作方法技术

本公开是关于一种半导体结构及半导体结构的制作方法，半导体结构包括：所述半导体结构包括：多个芯片，相邻所述芯片间隔分布，所述芯片之间的空隙依次堆叠有介电层和中间层；所述介电层覆盖于所述芯片的顶面和侧面，并将相邻所述芯片之间的空间的底部填充，所述介电层的顶面与所述芯片的顶面平齐；所述中间层填充于所述介电层在相邻所述芯片之间围合的空间，所述中间层的顶面与所述芯片的顶面平齐。本公开通过介电层和中间层的组合，能够根据选用芯片的不同而改变介电层和中间层的高度，以此实现对多层堆叠芯片的应力调节，减小芯片受填充材料应力而脱落甚至断裂的可能。材料应力而脱落甚至断裂的可能。材料应力而脱落甚至断裂的可能。

【技术实现步骤摘要】
半导体结构及半导体结构的制作方法


[0001]本公开涉及半导体的
，尤其涉及一种半导体结构及半导体结构的制作方法。

技术介绍

[0002]芯片键合技术中，先将晶圆切割成芯片颗粒，然后选取合格的芯片与目标晶圆进行直接键合，实现无球三维多层堆叠封装。无球三维多层堆叠封装中，在一层芯片颗粒与晶圆键合后，需要将芯片之间空隙填平，才能继续后续的晶圆减薄/大马士革等工艺。然而在对芯片之间空隙填平的过程中，多层芯片的堆叠容易受芯片之间空隙中填充材料产生的应力而导致芯片脱落甚至断裂。

技术实现思路

[0003]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]为克服相关技术中存在的问题，本公开提供了一种半导体结构及半导体结构的制作方法。
[0005]本公开实施例第一方面，提供一种半导体结构，所述半导体结构包括：多个芯片，相邻所述芯片间隔分布，所述芯片之间的空隙依次堆叠有介电层和中间层；
[0006]所述介电层覆盖于所述芯片的顶面和侧面，并将相邻所述芯片之间的空间的底部填充，所述介电层的顶面与所述芯片的顶面平齐；
[0007]所述中间层填充于所述介电层在相邻所述芯片之间围合的空间，所述中间层的顶面与所述芯片的顶面平齐。
[0008]根据本公开的一些实施例，所述中间层的最小高度大于所述介电层的最小高度。
[0009]根据本公开的一些实施例，所述芯片堆叠有多层，所述芯片具有垂直互联结构，上层所述芯片与下层所述芯片通过所述垂直互连结构连接，上层所述芯片的一侧的所述介电层覆盖下层所述芯片一侧的所述介电层，并覆盖下层所述芯片一侧的所述中间层。
[0010]根据本公开的一些实施例，所述芯片的底面具有金属极，所述金属极与所述垂直互连结构连接，下层所述芯片上的所述垂直互连结构与上层所述芯片底面的金属极连接。
[0011]根据本公开的一些实施例，所述半导体结构还包括基底，所述芯片键合于所述基底上，所述介电层覆盖自相邻所述芯片之间暴露的所述基底的顶面。
[0012]根据本公开的一些实施例，相邻两芯片之间的所述中间层的宽度随高度的降低而降低。
[0013]根据本公开的一些实施例，所述模塑化合物层的材料包括环氧塑封料；所述中间层的材料包括旋转涂布玻璃；所述介电层的材料包括二氧化硅或氮化硅或二者的混合物。
[0014]本公开实施例的第二方面，提供一种半导体结构的制作方法，所述半导体结构的制作方法包括：
[0015]提供基底和芯片；
[0016]将所述芯片键合于所述基底的第一表面上，相邻芯片间隔设置；
[0017]形成介电层，所述介电层填充相邻所述芯片之间的部分空间，并覆盖所述芯片的侧壁和顶面以及暴露出的所述基底的顶面；
[0018]于所述芯片一侧的所述介电层上形成中间层，所述中间层填充相邻所述介电层在所述芯片之间围合的空间，并覆盖所述芯片一侧的所述介电层；
[0019]于所述中间层以及所述芯片顶面上的所述介电层上形成模塑化合物层，所述模塑化合物层填充所述中间层在相邻所述芯片之间围合的空间，并覆盖所述中间层和所述芯片顶面的所述介电层；
[0020]采用背面减薄工艺去除部分所述芯片、部分所述介电层、部分中间层以及全部模塑化合物层，所述背面减薄工艺至少将芯片减薄至使得所述垂直互连结构的顶端自所述芯片顶面露出，并将剩余所述中间层以及剩余所述介电层暴露。
[0021]根据本公开的一些实施例，所述采用背面减薄工艺去除部分所述芯片、部分所述介电层、部分中间层以及全部模塑化合物层之后，所述半导体结构的制作方法还包括：
[0022]于所述减薄后的所述芯片上键合新的所述芯片，新的所述芯片堆叠于减薄后的所述芯片上，并通过新的所述芯片内的垂直互连结构与减薄后的所述芯片连接。
[0023]根据本公开的一些实施例，所述模塑化合物层的材料包括环氧塑封料。
[0024]本公开的实施例提供的技术方案可以包括以下有益效果：通过介电层以及中间层的组合，能够根据选用芯片的不同而改变介电层和中间层的高度，以此实现对多层堆叠芯片的应力调节，减小芯片受填充材料应力而脱落甚至断裂的可能。
[0025]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
[0026]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。
[0027]图1是根据一示例性实施例示出的半导体结构的示意图。
[0028]图2是根据一示例性实施例示出的芯片堆叠键合后的半导体结构的示意图。
[0029]图3是根据半导体结构的制作方法的示意图。
[0030]图4是根据一示例性实施例示出的于芯片上形成介电层的示意图。
[0031]图5是根据一示例性实施例示出的于介电层上形成中间层的示意图。
[0032]图6是根据一示例性实施例示出的再一示例性实施例示出的半导体结构的示意图。
[0033]附图标记
[0034]1、基底；11、金属极；2、芯片；21、垂直互连结构；3、介电层；4、中间层；5、模塑化合物层；51、覆盖层；52、填充层。
具体实施方式
[0035]为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例
中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
[0036]如
技术介绍
所言，芯片与键合技术中，先将晶圆切割成芯片颗粒，然后选取合格的芯片与目标晶圆进行直接键合，实现无球三维多层堆叠封装。无球三维多层堆叠封装中，在一层芯片颗粒与晶圆键合后，需要将芯片之间空隙填平，才能继续后续的晶圆减薄/大马士革等工艺。然而在对芯片之间空隙填平的过程中，多层芯片的堆叠容易受芯片之间空隙中填充材料产生的应力而导致芯片脱落甚至断裂。
[0037]基于此本公开提供了一种半导体结构及半导体结构的制作方法，通过介电层、中间层以及模塑化合物层的组合，能够根据选用芯片的不同而改变介电层、中间层以及模塑化合物层的高度，以此实现对多层堆叠芯片的应力调节，减小芯片受填充材料应力而脱落甚至断裂的可能。
[0038]本公开示例性的实施例中提供一种半导体结构及半导体结构的制作方法，图1是根据一示例性实施例示出的半导体结构的示意图；图2是根据一示例性实施例示出的芯片堆叠键合后的半导体结构的示意图；图3是根据半导体结构的制作方法的示意图；图4是根据一示例性实施例示出的于芯片上形成介电层的示意图；图5是根据一示例性实施例示出的于介电层上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：多个芯片，相邻所述芯片间隔分布，所述芯片之间的空隙依次堆叠有介电层和中间层；所述介电层覆盖于所述芯片的顶面和侧面，并将相邻所述芯片之间的空间的底部填充，所述介电层的顶面与所述芯片的顶面平齐；所述中间层填充于所述介电层在相邻所述芯片之间围合的空间，所述中间层的顶面与所述芯片的顶面平齐。2.根据权利要求1所述的半导体结构，其特征在于，所述中间层的最小高度大于所述介电层的最小高度。3.根据权利要求1所述的半导体结构，其特征在于，所述芯片堆叠有多层，所述芯片具有垂直互联结构，上层所述芯片与下层所述芯片通过所述垂直互连结构连接，上层所述芯片的一侧的所述介电层覆盖下层所述芯片一侧的所述介电层，并覆盖下层所述芯片一侧的所述中间层。4.根据权利要求3所述的半导体结构，其特征在于，所述芯片的底面具有金属极，所述金属极与所述垂直互连结构连接，下层所述芯片上的所述垂直互连结构与上层所述芯片底面的金属极连接。5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括基底，所述芯片键合于所述基底上，所述介电层覆盖自相邻所述芯片之间暴露的所述基底的顶面。6.根据权利要求1所述的半导体结构，其特征在于，相邻两芯片之间的所述中间层的宽度随高度的降低而降低。7.根据权利要求1所述的半导体结构，其特征在于，所述中间层的材料包括旋转涂布玻璃；所述介电层的材料包括二氧化硅...

【专利技术属性】
技术研发人员：毛宇，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：